

マイクロコンピュータ ${f Z80}$

Microcomputer Z80 User's Manual (Part I)

THE SHARP MICROCOMPUTERS







マイクロコンピュータ Z80 ユーザーズマニュアル [I]

発行 シャープ株式会社 発売 株式会社エレクトロニクスダイジェスト書店部 OST PERSONAL PROPERTY.

- 本書は製品の改良のため予告なしに内容の一部を変更されることがあります。
- 無断転載を禁じます。

Z-80-CPU テクニカルマニュアル Z-80-PIO テクニカルマニュアル 2 Z-80-CTC テクニカルマニュアル 3 SM-B-80D テクニカルマニュアル SM-B-80T テクニカルマニュアル 5 SM-B-80D ユーザーズマニュアル 6 SM-B-80T ユーザーズマニュアル Z-80 クロスアセンブラマニュアル Z-80 テキストエディタマニュアル Z-80 アセンブラマニュアル SM-4 クロスアセンブラマニュアル SM-B-80T アプリケーションマニュアル (1) 12 SM-B-80T アプリケーションマニュアル (2) 13 APPENDIX

Z-80-CPU T

Z-80-CPU

LH-0080 Z-80 CPU(以下、Z-80 CPUと略します)は、Nチャネル・シリコンゲート E/D MOS プ*6 *7 ロセスで作られた、高度な処理能力を備えた第三世代のマイクロプロセッサです。

Z-80 CPUは、標準メモリの利用を考慮し、システムのスループットおよびメモリの利用効率を高めた設計となって *9 います。また周辺回路を制御するためのデコードされた制御信号を持っています。 Z-80 CPUは+5 Vの単一電源および単相クロックを必要とするだけで、周辺回路が簡単になります。

1. 特 長

- 8ビット並列処理のワンチップ・マイクロプロセッサ
- O Nチャネル・シリコンゲート E/D MOS プロセス
- 158種の基本命令(8080Aの78種の全命令を含み、機械語においてソフトウェア互換性があります。8080A *10 に比べて、インデックス、ビットおよび相対アドレシング・モードや、4,8および16ビット操作命令などの有効な命令が追加されています。)
- 22のレジスタ内蔵
- 強力な割り込み機能: 3 モードのマスク可能な割り込み機能

:マスク不可能な割り込み機能

- 外部回路をほとんど必要としないで、標準的なスタティックやダイナミック・メモリと直結可能(リフレッシュ回路 内蔵)
- O 命令フェッチ速度: 1.6 μs
- +5 Vの単一電源および単相クロック
- O 全入出力端子: TTLコンパチブル

*12


O パッケージは40ピンDIP

2. 内 部 構 成


Z-80 CPUの内部構成ブロック図を図1に示します。

- * 1 microcomputer
- * 2 microcomputer component
- * 3 support software
- * 4 memory
- * 5 Central Processing Unit
- * 6 N-channel silicon gate Enhancement/
 Depletion type Metal Oxide Semiconductor
- * 7 microprocessor
- * 8 system throughput
- * 9 decode

- *10 index
- *11 relative addressing mode
- *12 register
- *13 interruption
- *14 static or dynamic memory
- *15 refresh circuit
- *16 instruction fetch speed
- *17 Transistor-Transistor Logic compatible
- *18 Dual In line Package



 $Z=8\,\,0\,\,\mathrm{CP}\,\,\mathrm{U}$ の内部レジスタは、 $2\,\,0\,\,7\,\,\mathrm{ビ}_{9}$ トのリード/ライト・メモリで構成されており、レジスタの構成を図



- * 1 control signals
- * 2 instruction decode and CPU control
- * 3 instruction register
- * 4 8 -bit data bus
- * 5 data bus control
- * 6 internal data bus
- * 7 CPU register
- * 8 address control
- * 9 16-bit address bus
- *10 arithmetic and logical unit
- *11 read/write memory

- *12 main register set
- *13 alternate register set
- *14 accumu lator
- *15 flags
- *16 general purpose registers
- *17 interrupt vector register
- *18 memory refresh register
- *19 index register
- *20 stack pointer
- *21 program counter
- *22 special purpose registers

CPUレジスタは、汎用レジスタ群と専用レジスタ群から構成されており、汎用レジスタ群は、主レジスタ・セットと補助レジスタ・セットの2組のレジスタ・セットがあり、交換命令によって互いの内容を交換することができます。各レジスタ・セットは、8ビットのアキュムレータ、8ビットのフラグ・レジスタおよび6個の汎用レジスタ(各8ビット構成)で構成されています。汎用レジスタをBC、DE、およびHLのようにペアにして、16ビットのレジスタとしても使用できます。

割り込みベクトル・レジスタ I は、割り込み発生時に、割り込みサービス・ルーチンの間接アドレスの上位 8 ビットを与え、下位 8 ビットは割り込みデバイスから与えられます。

メモリ・リフレッシュ・レジスタRは、外部メモリとしてダイナミックRAMを使用する場合のメモリ・リフレッシュ用のアドレスを自動的に発生します。

5. 端 子 信 号

Z-80 CPUの端子信号を図3に示します。




図3 Z-80 CPU端子信号

Z-80 CPUの端子信号を機能的に分類しますと、

- (1) アドレス・バス: A₀-A₁₅
- (2) データ・バス : D₀-D₇

^{* 1} interrupt service routine

^{* 2} system control

(3) システム制御 : M₁, MREQ, IORQ, WR, RD, RFSH

(4) CPU制御: HALT, WAIT, INT, NMI, RESET

(5) CPUバス制御: BUSRQ, BUSAK

となります。次に各信号について説明します。

A 0 - A 15

A0-A15 は、16ビットのアドレス・バスを構成し、メモリ(最大64Kバイ

/ アドレス・バス \ Address Bus

ト)および入出力デバイスのアドレスを指定します。

(トライ・ステートの出力端子)

 $D_0 - D_7$

 D_0 - D_7 は、8 ビットの双方向性データ・バスを構成し、メモリおよび入出力デ

データ・バス

バイスとのデータの受渡しをおこないます。

Data Bus

(トライ・ステートの入出力端子)

M 1

M1は、稼動中のマシン・サイクルがOPコードのフェッチ・サイクルであるこ

マシン・サイクル」 Machine Cycle one とを示します。 (出力端子)

MREQ

メモリ・リクエスト信号は、メモリ読み出し、書き込み動作に対してアドレス・

バスが有効なメモリ・アドレスを出力していることを示します。

/メモリ・リクエスト\ Memory Request

(トライ・ステートの出力端子)

IORQ

人出力リクエスト

Input/Output Request

入出力リクエスト信号は、入出力デバイスとの読み出し、書き込み動作に対して アドレス・バスの下位8ビットが有効な入出力デバイスのアドレスを出力している ことを示します。

また、IORQは、割り込み応答時にM1と共に出力され、割り込み要求デバイ スが割り込み応答ベクトルをデータ・バスに乗せてもよいことを示します。

(トライ・ステートの出力端子)

R D

Memory Read

メモリ・リード信号は、 Z-80 CPUがメモリ、または入出力デバイスからの

データを読み込むタイミングを示し、メモリまたは入出力デバイスは、このRD信 メモリ・リード

号に同期してデータをデータ・バスに出力すればよい。

(トライ・ステートの出力端子)

WR.

メモリ・ライト信号は、アドレス指定されたメモリ、または入出力デバイスに書

き込む有効データがデータ・バス上に乗っていることを示します。

Me mory Write (トライ・ステートの出力端子)

RFSH

リフレッシュ信号は、ダイナミック R A M用のリフレッシュ用アドレスがアドレ

ス・バスの下位7ビットに出力されていることを示します。このとき、MREQ信

Refresh 号も出力されます。

(出力端子)

′リフレッシュ′

メモリ・ライト

* 2 operation code fetch cycle

HALT

(ホールト・ステート) Halt State ホールト・ステート信号は、Z - 80 C P UがHALT命令を実行中であること *1 を示し、内部的にはNOP命令を実行しています。この間、メモリ・リフレッシュ はおこなわれています。

ホールト状態の解除は、リセット信号、ノン・マスカブル割り込み、およびマスカブル割り込み(ただし、割り込み受け付け状態のとき)によっておこなわれます。

(出力端子)

WAIT

ウエイト Wait /

ウエイト信号は、アドレス指定されているメモリまたは、入出力デバイスがデータ転送準備のできていないことを2-80 CPUへ知らせるための信号です。 この信号が入力されている間、2-80 CPUは待ち状態を続けます。

(入力端子)

INT

割り込み要求 Interrupt Request 入出力デバイスが2-80 С P U に対して割り込みを要求する信号で、割り込み *4 許可フリップ・フロップがオン状態であれば、現在実行中の命令の終わりに、 この割り込み要求が受け付けられます。

(入力端子)

NMI

ノン・マスカブル割り込み Non Maskable Interrupt とのノン・マスカブル割り込みは、INTより優先度の高い割り込み要求であり、 ソフトウェアによってもマスクできません。NMIはいつでも受け付けられて、現 在実行中の命令が終わると割り込み処理が開始され、Z-80 C PUは自動的に 0066 H番地から再スタートします。

(入力端子)

RESET

(リセット Reset) リセット信号は、割り込み許可フリップ・フロップ、プログラム・カウンタ、割り込みベクトル・レジスタ、およびメモリ・リフレッシュ・レジスタをリセットは割り込みモードをモード 0 にして、Z-80 C P U を初期状態に戻します。

リセット期間には、アドレス・バスおよびデータ・バスは高インピーダンス状態となり、すべての制御信号も不活性状態となります。

(入力端子)

BUSRQ

バス・リクエスト Bus Request /

バス・リクエスト信号は、NMIより優先度が高く、現在実行中のマシン・サイクルの終わりで受け付けられます。

この信号でZ - 80 CPUのアドレス・バス、データ・バス、トライ・ステート制 御出力信号が高インピーダンス状態になりますので、他のデバイスはこれらのバス を利用できるようになります。

(入力端子)

^{* 1} no operation instruction

^{* 2} non maskable interrupt

^{* 3} maskable interrupt

^{* 4} interrupt enable flip-flop

BUSAK

(バス・アクノリッジ) Bus Acknowledge / バス・アクノリッジ信号は、Z-80 C P U がバス・リクエストを受け付けて、Z-80 C P U のアドレス・バス、データ・バスおよびトライ・ステート構造の制御出力のすべてが高インピーダンス状態になっていることを示します。 この期間、外部デバイスはこれらのバスおよび制御線を利用できます。

(出力端子)

4. 主要タイミング波形

o 命令OPコード、フェッチ・サイクル

命令サイクルの開始と同時に、プログラム・カウンタの内容がアドレス・バスへ出力され、これから半クロック遅 *2 れて \overline{MREQ} が "L" になります。 \overline{MREQ} の立ち下がりエッジは、ダイナミック・メモリのチップ・イネイブル入力として直接使用することができます。 \overline{RD} 信号によって、メモリのデータがデータ・バスへ出力され、Z=80~C P Uは T_3 の立ち上がりエッジでこのデータを読み込みます。 フェッチ・サイクル(以下M 1 サイクルと呼びます)の T_3 および T_4 は、ダイナミック・メモリのリフレッシュおよび命令の解読・実行が並行しておこなわれます。 リフレッシュ制御信号 \overline{RFSH} によって、すべてのダイナミック・メモリのリフレッシュがおこなわれます。 このとき アドレス・バスにはリフレッシュ・アドレスが出力されています。 タイミングを図 4 に示します。




図4 命令 O P コード・フェッチ・サイクル

*3 ○ メモリ・アクセス・タイミング

図 5 はM 1 サイクル以外のメモリ・アクセスのタイミングを示します。メモリ読み出しサイクルにおいて、 \overline{MR} \overline{EQ} および \overline{R} \overline{D} がM 1 サイクルとまったく同様に使用されます。 \overline{MR} \overline{EQ} はアドレス・バス上の情報が確定したとき"L"になるため、この信号はダイナミック・メモリのチップ・イネーブル入力として直接使用することができます。メモリ書き込みサイクルにおける \overline{WR} は、データ・バス上の情報が確定したとき"L"になるため、一般のR A M のリー *4 ド/ライトパルスとして直接使用することができます。

^{* 1} instruction operation code fetch cycles

^{* 2} chip enable

^{* 3} memory access timing

^{* 4} read/write pulse




図 5 メモリ・アクセス・タイミング

*1 ・ 入出力サイクル

図 6 に入出力サイクルのタイミングを示します。 このサイクルでは、Z-80 C P Uが自動的に 1 つの待ち状態 (T_w)を挿入し、入出力ポートがポート・アドレスをデコードする時間および必要ならば待ち状態の要求を出す時間を保証します。





図6 入出力サイクル

○ 割り込み要求/アクノリッジ・サイクル



注:モード 0 で C A L L 命令を実行する場合、 T $_5$ サイクルがなくなり、 M 1 サイクルは 6 クロック・サイクルで構成されます。

図7 割り込み要求/アクノリッジ・サイクル

*3 5. Z-80 CPUの命令セット

Z - 80 C P U O の 命 セットの概要を以下に示します。命令はアセンブラ言語のニーモニックで表現します。説明に使用する用語

b : 8 ビットのレジスタまたはメモリのビット位置を示します。

сс : フラグ条件コード

NZ:ゼロでない。

Z :ゼロである。

NC:キャリがない。

C :キャリがある。

PO:パリティが奇数。またはオーバフローがない。

^{* 1} interupt request/acknowledge cycle

^{* 4} assembly language

^{* 2} daisy chain

^{* 5} mnemonic

^{* 3} instruction set

PE:パリティが偶数。またはオーバフローがある。

P :符号が正である。

M :符号が負である。

d : 命令を実行したときの8ビットのデータ格納場所を示します。

dd :命令を実行したときの16ビットのデータ格納場所を示します。

: 8 ビットの符号付 2 進数で、相対アドレスまたはインデックス・アドレスを計算するとき使用されます。

L :ゼロ・ページの特別なアドレスです。

n : 8ビットの2進数。

nn : 16ビットの2進数。

r : 8ビットの汎用レジスタを示します。(A, B, C, D, E, H, またはL)

s :命令実行に使用する8ビットのデータのソースを示します。

Sb :オペランドに示された8ビットのレジスタまたはメモリのビットを示します。

ss: 命令実行に使用する16ビットのデータのソースを示します。

添字L:16ビットのレジスタの下位8ビットを示します。

添字H: 16ビットのレジスタの上位8ビットを示します。

():()の内容はメモリまたは入出力ポートのポインタとして使用されます。

7ビットのレジスタはRです。

8 ビットのレジスタはA , B , C , D , E , H , L , およびIです。

16ビットのレジスタ・ペアはAF,BC,DE,およびHLです。

16ビットのレジスタはSP,PC,IX,およびIYです。

アドレス方式は次に示す方式の組み合わせであってもよい。

イミディエット 拡張イミディエット

ゼロ・ページ修飾

相対

直接

インデックス

レジスタ

インプライド

ャッシスタ間接

ビット

* 1 operand

* 2 register pair

* 3 immediate

* 4 immediate extended

* 5 modified page zero

* 6 implied

* 7 register indirect

	ニーモニック	動 作 内 容	備考		
8	LD r,s	r ← s	s≡r, n, (HL), (IX+e), (IY+e)		
ピッ	LD d, r	d ← r	d≡r, (HL), (IX+e), (IY+e)		
١.	LD d, n	d ← n	d≡(HL), (IX+e), (IY+e)		
1	LD A, s	A ← s	$s \equiv (BC), (DE), (nn),$ I, R		
ド	LD d, A	d ← A	d≡(BC), (DE), (nn), I, R		
16	LD dd, nn	dd ← nn	d d≡BC, DE, HL,		
F,	LD dd, (nn)	dd ← (nn)	SP, IX, IY		
ット	LD (nn), ss	(nn)←ss	$ss \equiv BC$, DE, HL, SP, IX, IY		
	LD SP, ss	SP ← ss	ss≡HL, IX, IY		
	PUSH ss	$(SP-1) \leftarrow s s_H \cdot (SP-2) \leftarrow s s_L$	s s = BC, DE, HL, AF, IX, IY		
1.	POP dd	$dd_{L} \leftarrow (SP)$, $dd_{H} \leftarrow (SP+1)$	d d≡BC, DE, HL, AF, IX, IY		
交	EX DE, HL	DE←→H L			
^	EX AF, AF'	$AF \longleftrightarrow AF'$			
換	EXX	$\begin{pmatrix} BC \\ DE \\ HL \end{pmatrix} \longleftrightarrow \begin{pmatrix} BC' \\ DE' \\ HL' \end{pmatrix}$	70-111		
	EX (SP), ss	$(SP) \longleftrightarrow ss_L, (SP+1) \longleftrightarrow ss_H$	ss≡HL, IX, IY		
メモ	L D I	$(DE) \leftarrow (HL), DE \leftarrow DE + 1$ $HL \leftarrow HL + 1, BC \leftarrow BC - 1$			
リ・ブ	LDIR	LDIをBC=υまで繰り返す。			
ロック	LDD	(DE) \leftarrow (HL), DE \leftarrow DE -1 HL \leftarrow HL -1 , BC \leftarrow BC -1			
転送	LDDR	LDDをBC=0まで繰り返す。			
メモ	CPI	A - (HL), H L←HL+1 B C←B C - 1			
メモリ・ブロック・サーチ	CPIR	C P I を B C = 0 または A = (HL) まで繰り返す。	A - (HL)はフラグを変え		
ック・サ	C P D	A — (HL), H L ← H L − 1 B C ← B C − 1	るだけで、Aの内容は不変で ある。		
ーチ	CPDR	CPDをBC=0またはA=(HL)まで繰り返す。			
	ADD A, s	Λ ← Λ+s	CYはキャリ・フラグである。		
	ADC A, s	$\Lambda \leftarrow \Lambda + s + C Y$			

/	ニーモニック	動 作 内 容	備考		
	SUB s	A ← A - s			
8	SBC A, s	A ← A - s - C Y			
F,	AND s	A ← A∧s	s≡r, n, (HL), (IX+e), (IY+e)		
ッ	OR s	A ← A∨s	(11170), (11170)		
٢	XOR s	$A \leftarrow A \oplus s$			
演	CP s	A - s	Λの内容は不変。		
算	INC d	d ← d + 1	d≡r, (HL),		
	DEC d	d ← d − 1	(IX+e),(IY+e)		
	ADD HL, ss	H L ← H L + s s			
16	ADC HL, ss	H L ← H L+ s s+C Y	ss≡BC, DE, HL, SP		
Ľ,	SBC HL, ss	H L ← H L − s s − C Y			
ツ	ADD IX, ss	I X ← I X + s s	$ss \equiv BC, DE, IX, SP$		
1	ADD IY, ss	I Y ← I Y + s s	ss≡BC, DE, IY, SP		
演	INC dd	d d ← d d+1	dd≡BC, DE, HL,		
算	DEC dd	d d ← d d − 1	SP, IX, IY		
アキ	DAA	加減算後のAの内容の10進補正を行う。	加減算はBCDの形でしておか ねばならない。		
アキュムレータ・フラグ操作	CPL	$\Lambda \leftarrow \overline{\Lambda}$			
タ・フ	NEG	Λ ← 0 0 _H − Λ			
ラグ操	CCF	$C Y \leftarrow \overline{C Y}$			
作	SCF	C Y ← 1			
	NOP	なにもしない。			
С	HALT	C P Uは停止する。			
P	DI	割り込みディスエーブル。			
U	ΕΙ	割り込みイネーブル。			
制	I M 0	割り込みモードのにする。	8080Aと同じ		
御	I M 1	割り込みモード1にする。	003816からリスタートする。		
	I M 2	割り込みモード2にする。	I レジスタを使用して間接ジャンプを行う。		
	RLC s	C Y ← 7 ← 0 ← s	$s \equiv_{\Gamma}, (HL),$ $(IX+e), (IY+e)$		
	R L s	CY ← 7← 0 ← s	(22.0)		

	ニーモニック	動 作 内 容	備 考
0	RRC s	$ \begin{array}{c} 7 \longrightarrow 0 \\ s \end{array} $	
ーテ	RR s	7 0 C Y	
シ	SLA s	C Y ← 7 ← 0 ← 0	
ョンお	SRA s	$ \begin{array}{c} 7 \longrightarrow 0 \\ $	
よび	SRL s	$0 \longrightarrow \boxed{7 \longrightarrow 0} \longrightarrow \boxed{CY}$	$s \equiv r$, ($H L$), ($I X + e$), ($I Y + e$)
シフト	RLD	7 4 3 0 7 4 3 0 (HL)	
	R R D	7 4 3 0 7 4 3 0 (HL)	
ピッ	BIT b, s	Z←	Zはゼロ・フラグである。
ト操	SET b, s	S _b ←—1	s≡r, (HL),
作	RES b, s	S _b ← 0	(IX+e), (IY+e)
リスタ	RST L	$(SP-1)\leftarrow PC_H$, $(SP-2)\leftarrow PC_L$ $PC_H \leftarrow 0$, $PC_L \leftarrow L$	
	IN A, (n)	A← (n)	
	IN r, (C)	r← (C)	
,	INI	(HL) ← (C), HL←HL+1, B←B-1	
入	INIR	INIをB=0 まで繰り返す。	
	I N D	(HL)← (C), HL← HL -1, B← B -1	
	INDR	INDをB=0まで繰り返す。	
出	OUT (n), A	(n)← A	
1	OUT (C), r	(C)← r	
4-	OUTI	(C)← (HL), HL← HL+1, B←B-1	
力	OTIR	OUTIをB=0まで繰り返す。	
	OUTD	(C)← (HL), HL← HL-1, B← B-1	
1	OTDR	OUTDをB=0まで繰り返す。	

	ニーモニック	動 作 内 容	備考
	JP nn	PC ← n n	(NZ PO
ジ	JP cc, nn	条件 c c が成立するとき P C ← n n, 成立しな いとき続行。	$\mathbf{c} \ \mathbf{c} \ \begin{cases} \mathbf{N} \ \mathbf{Z} & \mathbf{P} \ \mathbf{O} \\ \mathbf{Z} & \mathbf{P} \ \mathbf{E} \\ \mathbf{N} \ \mathbf{C} & \mathbf{P} \\ \mathbf{C} & \mathbf{M} \end{cases}$
t	JR e	PC ← PC+e	
ン	JR kk, e	条件 k k が成立するとき P C ← P C + e , 成立 しないとき続行。	k k { N Z N C C
プ	JP (ss)	PC ← ss	$s s \equiv H L$, $I X$, $I Y$
	DJNZ e	B ← B - 1, B=0のとき続行, B≠0のときPC ← PC+e	
2	CALL nn	$(SP-1) \leftarrow PC_H$, $(SP-2) \leftarrow PC_L$ $PC \leftarrow nn$	
ילנ	CALL cc, nn	条件ccが成立するときCALL nnと 同じ、 成立しないとき続行。	$\mathbf{c} \ \mathbf{c} \ \begin{cases} \mathbf{N} \ \mathbf{Z} & \mathbf{P} \ \mathbf{O} \\ \mathbf{Z} & \mathbf{P} \ \mathbf{E} \\ \mathbf{N} \ \mathbf{C} & \mathbf{P} \\ \mathbf{C} & \mathbf{M} \end{cases}$
1)	RET	$PC_L \leftarrow (SP), PC_H \leftarrow (SP+1)$	
g	RET cc	条件 c c が成立するとき R E T と同じ、成立しないとき続行。	$\mathbf{c} \cdot \mathbf{c} \begin{cases} \mathbf{N} \cdot \mathbf{Z} & \mathbf{P} \cdot \mathbf{O} \\ \mathbf{Z} & \mathbf{P} \cdot \mathbf{E} \\ \mathbf{N} \cdot \mathbf{C} & \mathbf{P} \end{cases}$
1	RETI	マスカブル割り込みからの復帰で、RETと同じ。	NC P C M
ン	RETN	ノン・マスカブル割り込みからの復帰。	

6. 絶対最大定格

項			目	記号	定 格 値	単 位
入	力	電	圧	VIN	- 0.3 ∼ + 7	V
出	力	電	圧	Vour	-0.3 ∼ + 7	V
動	₹F	温	度	T opr	0~+70	r
保	存	温	度	Tstg	-65~+150	C

7. 電気的特性

7.1 D C 特性

 $(T_{a} = 0 C + 7 0 C, V_{CC} = +5 V \pm 5 \%)$

記号	項目	最小値	最大値	単位	測定条件
VILC	クロック" L"入力電圧	-0.3	0.4 5	V	
VIHC	クロック"H"入力電圧	V c c - 0.6	V c c+0.3	V	
VIL	" L"入力電圧	-0.3	0.8	V	
VIH	" H"入力電圧	2.0	V _{cc}	V	
Vol	" L"出力電圧	0.100	0.4	V	$I_{0L} = 1.8 \text{ m A}$
V o H	" H"出力電圧	2.4		V	$I_{OH} = -250 \mu A$
Icc	消費電流	- 1	150	m A	
ILI	入力リーク電流		1 0	μΑ	$V_{IN} = 0 \sim V_{CC}$
ILOH	トライステート出力リーク電流		1 0	μΑ	$V_{OUT} = 2.4 V \sim V_{CC}$
ILOL	トライステート出力リーク電流		— 1 0	μΑ	$V_{OUT} = 0.4 V$
ILD	入力時のデータ・バスのリーク電流		±10	μΑ	$0 \leq V_{IN} \leq V_{CC}$

7.2 端子容量

 $(Ta = +25 ^{\circ}C, f = 1 M H z)$

記号	項	E	最大值	単 位	測定条件
Сф	クロック入力容量		5 0	p F	被測定端子以外の全
Сін	入力容量		8	p F	ての端子は接地
Cour	出力容量		1 2	p F	この利用 1 (本) 火地

7.3 A C 特性

(T $a = 0 \, ^{\circ}\text{C} \sim +7 \, 0 \, ^{\circ}\text{C}$, $V_{\text{C C}} = +5 \, \text{V} \, \pm 5 \, \%$)


信号	記号	パラメータ	最小値	最大値	単位	測定条件		
	t c	クロック周期	0.4	200	μв			
	t _Ψ (ΦH)	クロック・パルス幅("H")	180		ns			
Ф	t w(фL)	クロック・パルス幅("L")	180	2000	ns			
	tr. tf	クロックの立ち上がり・立ち下がり時間		3 0	n s			
	t _D (AD)	クロックの立ち上がりから出力までの遅延		145	n s			
	t _F (AD)	出力がフロート状態になるまでの遅延		110	ns			
	tacm	MREQに先立つ出力確定時間 (メモリ・サイクル)	(1)		ns			
A ₀ -A ₁₅	taci	「ORQ, RDまたはWRに先立つ出力確定時間 (入出力サイクル)	(2)		n s	C L=5 0 pF		
	t _{ca}	RD, WR, IORQまたはMREQからの出力保持時間	(3)		ns			
	tcaf	R D またはWR からの出力保持時間 (フロート状態への遷移時)	(4)		ns			
	t D(D)	クロックの立ち下がりから出力までの遅延		230	ns			
	t F (D)	出力がフロート状態になるまでの遅延 (書き込みサイクル)		9 0	n s			
	t _s ф(D)	クロックの立ち上がりに対するセットアップ時間 (M1サイクル)	5 0		ns			
$D_0 - D_7$	t _{sФ} (D)	クロックの立ち下がりに対するセットアップ時間 (M2~M5サイクル)	アップ時間 60 ns		ns	CL=50pF		
	tdem	WRに先立つ出力確定時間(メモリ・サイクル)	(5)		ns			
	t d c i	WRに先立つ出力確定時間 (入出力サイクル)	(6)		n s			
	tcdf	WRからの出力保存時間	(7)		n s			
	t H	ホールド時間	0		n s			
	t _{DL} Φ(MR)	クロックの立ち下がりからMREQ="L"になるまで の遅延		1 0 0	ns			
	t _{DH} Ф(MR)	クロックの立ち上がりからMREQ="H"になるまでの遅延(MIサイクル)		1 0 0	ns			
$\overline{\mathrm{M}\mathrm{R}\mathrm{E}\mathrm{Q}}$	t _{DH} ⊕(MR)	クロックの立ち下がりからMREQ="H"になるまで の遅延(M2~M5 サイクル)		1 0 0	0 ns CL=50pF			
	tw(MRL)	MREQのパルス幅("L")	(8)		ns			
	tw(MRH)	MREQのパルス幅("H")	(9)		n s			
IORQ	t _{DL} Ф (IR)	クロックの立ち上がりから IORQ = "L"になるまで の遅延 (入出力サイクル)		9 0	n s			

信号	記号	パラメータ	最小値	最大値	単位	測定条件
	toL $\overline{\Phi}$ (IR)	クロックの立ち下がりから $\overline{\text{IORQ}}$ = "L"になるまでの遅延(INTAサイクル)		110	ns	
IORQ	t _{D Н} Ф(IR)	クロックの立ち上がりから IORQ="H"になるまで の遅延(INTAサイクル)		1 0 0	n s	СL=50р
	t _{DH} $\overline{\Phi}$ (IR)	クロックの立ち下がりから \overline{IORQ} = "H"になるまでの遅延(入出力サイクル)		1 1 0	ns	
	t _{D L} Ф(RD)	クロックの立ち上がりから RD= "L"になるまでの遅延(入出力サイクル)		100	n s	
RD	t D L Ф(R D)	クロックの立ち下がりから R.D= "L"になるまでの遅 延(メモリ・サイクル)		130	ns	
	t DHO(RD)	クロックの立ち上がりから RD="H"になるまでの遅延(M1サイクル)		100	ns	СL=50рЕ
	t D H Ф(RD)	クロックの立ち下がりから R D= " H "になるまでの遅延(M2~M5サイクル)		1 1 0	ns	
	t _{DLΦ} (WR)	クロックの立ち上がりから \overline{WR} ="L"になるまでの遅延(入出力サイクル)		8 0	n s	
WR	t D L ⊕(WR)	クロックの立ち下がりからWR="L"になるまでの遅延(メモリ・サイクル)		9 0	n s	
VVIC	t _{DH} ⊕(WR)	クロックの立ち下がりからWR="H"になるまでの遅 延		100	n s	С _L =50р F
	$t_{W} (\overline{WR}_{L})$	WRのパルス幅("L")	(10)		n s	
	t D L (M1)	クロックの立ち上がりから $\overline{M1}$ = " L "になるまでの遅延		130	n s	
M 1	t D H (MI)	クロックの立ち上がりからM1="H"になるまでの遅 延		130	ns	C _L =50pF
	t _{DL} (RF)	クロックの立ち上がりからRFSH="L"になるまで の遅延		180	n s	
RFSH	t _{DH} (RF)	クロックの立ち上がりからRFSH="H"になるまで の遅延		150	n s	СL=50р F
WAIT	ts (WT)	クロックの立ち下がりに対するセットアップ時間	7 0		n s	
HALT	t _D HT	クロックの立ち下がりからの遅延		3 0 0	ns	C L=5 0 p F
INT	ts (IT)	クロックの立ち上がりに対するセットアップ時間	8 0		n s	
NMI	tw (NM _L)	N M I のパルス幅("L")	8 0		n s	
BUSRQ	ts (BQ)	クロックの立ち上がりに対するセットアップ時間	8 0		n s	
BUSAK	t _{DL} (BA)	クロックの立ち上がりから BUSAK="L"になるまでの遅延		120	n s	C - * 0 13
	t _{DH} (BA)	クロックの立ち下がりからBUSAK="H"になるま での遅延		110	ns	С L=5 0 р F
RESET	ts (RS)	クロックの立ち上がりに対するセットアップ時間	9 0		n s	
	t _F (C)	フ <u>ロート状態になるま</u> での遅延 (MREQ、IORQ、RDおよびWR)		1 0 0	n s	
	t _{mr}	IORQに先立つMI出力("L")の確定時間(INTAサイクル)	(11)		n s	

- 注 [1] $t_{acm} = t_w(\Phi_H) + t_f 75$
 - (2) $t_{aci} = t_c 80$
 - [3] $t_{ca} = t_w(\Phi_L) + t_r 40$
 - [4] $t_{caf} = t_w(\Phi_L) + t_r 60$
 - (5) $t_{d cm} = t_c 210$
 - (6) $t_{dci} = t_{W}(\Phi_{L}) + t_{r} 210$
- (7) $t_{cdf} = t_{w}(\Phi_{L}) + t_{r} 80$
- [8] $t_{W}(\overline{MR}_{L}) = t_{C} 40$
- [9] $t_W(\overline{MR}_H) = t_W(\Phi_H) + t_f 30$
- (10) $t_{W}(\overline{WR}_{L}) = t_{C} 40$
- [11] $t_{mr} = 2 t_{C} + t_{W} (\Phi_{H}) + t_{f} 80$


- データを \overline{RD} に同期してバスに送り出すことが望ましい。割り込みアクノリッジ・サイクルでは $\overline{M1}$ をよび $\overline{10RQ}$ の両方に同期して送り出すことが望ましい。
- 制御信号はすべて内部で同期がとれているため、クロックについて非同期的に使用してもよい。
- O Ta=+70℃, Vcc=+5 V±5%における負荷容量と出力の遅延との関係は次の通りです。
 負荷容量の50 pF増加につき遅延は10ns増加します。負荷容量の最大値は、データ・バスが200 pFで、他は100 pFです。
- RESETの入力幅は最低3クロック・サイクル必要です。

出力端子測定回路





7.4 ACタイミング図


測定条件は次の通りです。



8. 外形寸法図







Unit: mm

(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

Z-80-PIO 2

Z-80-PIO

*1 シャープZ-80マイクロコンピュータは、マイクロコンピュータ・コンポーネントとその開発システム,サポート・ソ ▼5 フトウェアを完備し、容易にシステム設計ができるよう配慮されています。 Z − 8 0 マイクロコンピュータ・コンポーネン トを採用することにより、別の外部論理回路を付加しなくても高性能のマイクロコンピュータ・システムが得られ、最小限 の低コスト標準メモリを用いるだけでその目的が達成されます。

LH-0081 Z-80 PIO(以下Z-80 PIOと略します)は、Z-80 システムにおける、テープせん孔 機、プリンタ、キーボードなどの周辺機器と Z-80 CPUとの間の並列入出力インターフェース・コントローラであり、 プログラム可能な2ポートを持っています。

- ハンドシェーク・データ転送制御機能を持つ2つの独立した8ビット双方向性インターフェース・ポート
- O Nチャネル・シリコンゲート E/D MOSプロセス
- 4動作モードの選択可能

- *15 *16 自動的に割り込みベクタリングを行うデージー・チェーンによる優先割り込
- ポートB出力は、ダーリントン・トランジスタ駆動可能
- 全入出力はTTLコンパチブル
- O +5 Vの単一電源、および単相クロック
- O パッケージは40ピンDIP

*1 microcomputer

*2 microcomputer component

*3 support software

memory

Parallel Input Output interface controller *15 interrupt vectoring

*7 handshake data transfer control

*8 bidirectional interface port

*9 N-channel silicon gate Enhancement/ Depletion type Metal Oxide Semiconductor *20 single phase clock

*16 daisy chain

*13 bit mode

*11 byte input mode

*12 byte bidirectional bus mode

*14 programmable interrupt

*17 priority interrupt

*18 darlington transistor

*19 Transistor-Transistor Logic compatible

*10 byte output mode

*21 Dual In line Package

2. 内部構成

Z-80 PIOのブロック構成図を図1に示します。Z-80 PIOは、C PUバス入出力回路、内部制御回路、ポートAの入出力回路、ポートBの入出力回路および割り込み制御回路から構成されています。

Z-80 PIOの典型的な使用法は、ポートAをデータ転送のチャネルとして使用し、ポートBをステータスおよび制 *2 御のモニタとして使用する方法です。




図 1 Z-80 PIOのブロック構成図

^{*1} CPU bus input/output logic

^{*2} status and control monitor

^{*3} data bus

^{*4} internal bus


^{*5} interrupt control logic

^{* 6} interrupt control line

^{*7} data or control signal

ポートAおよびポートBの人出力部は、図2に示すようにハンドシェーク制御回路と6つのレジスタから構成されていま

6つのレジスタとは、8ビットの入力レジスタ、8ビットの出力レジスタ、2ビットのモード制御レジスタ、8ビットの マスク・レジスタ、8ビットの人出力選択レジスタ、および2ビットのマスク制御レジスタです。最後の3つのレジスタは、 ポートがビット・モードのときにだけ使用されます。



各ポートの入出力ブロック構成図

次に6つのレジスタについて簡単に説明します。

モード制御レジスタ;2ビットのレジスタであり、CPUにより書き込まれて、バイト出力モード、バイト入力モード、バ イト双方向性バス・モード、およびビット・モードの4動作モードの選択をおこないます。

データ出力レジスタ;8ビットのレジスタであり、CPUから周辺機器へ転送するデータを保持します。

データ入力レジスタ;8ビットのレジスタであり、周辺機器からCPUへ転送されるデータを受け取ります。

マスク制御レジスタ;2ビットのレジスタであり、モニタすべき周辺機器とのインターフェース端子の有効状態(1あるい は 0)を定義し、マスクされていない全端子が有効状態(AND条件)のときか、それとも、少なく とも1つが有効状態(OR条件)のときのどちらの状態のときに割り込みを発生するかを示します。

マスク・レジスタ;8ビットのレジスタであり、マスク制御レジスタで示された条件にしたがって、周辺機器とのインタ ーフェース用のどの端子をモニタすべきかを示します。

入出力選択レジスタ、8ビットのレジスタであり、ビット・モードにおいて、それぞれの端子を入力とするか出力とするか を指定します。

*7 input/output bus *1 register

*8 interrupt request *2 mode control register

*9 handshake control logic

*3 mask register

*4 input/output select register *10 ready

*5 mask control register *11 strobe

*6 output enable

3. 端子信号

 $D_0 - D_7$ CPUデータバス。 (トライ・ステートの入出力端子) B/A SEL ポートBとポートAの選択入力。B/A SELが"H"のときはポートB、"L"のときはポート A を指定します。 (入力端子) C/D SEL データ・バス上の信号が、制御信号かデータであるかの指示人力。C/D SELが"H"のときは 制御信号、"L"のときはデータを意味します。 (入力端子) CE チップ・イネーブル信号。 (入力端子) システム・クロック。 (入力端子) M 1 CPUのマシン・サイクル1信号。 (入力端子) IORQ CPUの入出力要求信号。 (入力端子) \overline{RD} CPUの読み込みサイクル信号。 (入力端子) $I \to I$ 割り込みイネーブル入力。IEIが"H"のとき、割り込み要求を出すとCPUに受け付けられます。 (入力端子) IEO 割り込みイネーブル出力。IEIとIEOは、優先割り込み機構に必要なデージー・チェーンを構成 (出力端子) INT CPUに対する割り込み要求信号。 (オープン・ドレイン,出力端子) ポートAのバスライン。 $A_0 - A_7$ (トライ・ステートの入出力端子) A STB 周辺機器が与えるポートAのストローブ・パルス。 (入力端子) A RDY ポートAのデータ入出力レジスタがレディ状態であることを示します。 (出力端子) $B_0 - B_7$ ポートBのバスライン。

* 1	tri-state	* 6	interrupt enable input	
* 2	chip enable	*7	interrupt enable output	
*3	system clock	*8	open drain	
* 4	machine cycle one signal	* 9	strobe pulse	
*5	read cycle			

(トライ・ステートの入出力端子)

 B STB
 周辺機器が与えるポートBのストローブ・パルス。

 (入力端子)

 B RDY
 ポートBのデータ入出力レジスタがレディ状態であることを示します。

 (出力端子)

Z-80 PIOの端子信号を下に示します。




図3 Z-80 PIO端子信号

4. 主要タイミング波形

○ バイト出力モード

CPUが出力命令を実行することにより、出力サイクルが始まります。

 \overline{WR}^* 信号により、データ・バス上のデータが選択されたポートの出力レジスタにラッチされます。 \overline{WR}^* 信号の立ち *2 上がり後、最初の中の立ち下がりでレディ・フラグがセットされ、RDY信号が出力されて、データの利用できること を示します。周辺デバイスがデータを受け取ったことを示す \overline{STB} 信号の立ち上がり後、最初の中の立ち下がりでレディ *3 ・フラグがリセットされて、RDY信号が "L"となります。割り込みイネーブル・フリップ・フロップがセットされ でおり、かつこのデバイスが最優先順位にある場合、 \overline{STB} 信号の立ち上がりエッジで \overline{INT} 信号を発生して、CPU に対して割り込みを要求します。




図4 バイト出力モード タイミング図

○ バイト入力モード

 \overline{STB} 信号が "L"になると、選択されたポートの入力レジスタにデータがセットされます。割り込みイネーブル・フリップ・フロップがセットされており、かつこのデバイスが最優先順位にある場合、 \overline{STB} 信号の立ち上がりエッジで \overline{INT} 信号を出します。 \overline{STB} 信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがリセットされ、RDY信号が "L"となります。入力レジスタにはデータが入っており、CPUが読み込みを完了するまでこれ以上のデータを入力できないことを示します。CPUが読み込みを完了したとき、 \overline{RD} *信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがセットされます。このとき、 \overline{ZD} *信号の立ち上がり後、最初の中の立ち下がりでレディ・フラグがセットされます。このとき、 \overline{ZD} *




図 5 バイト入力モード タイミング図

^{*1} latch

^{* 4} interrupt enable flip-flop

^{*2} ready flag

^{*5} edge

^{*3} reset

○ バイト双方向性モード

これは前記の出力モードと入力モードの組み合わせであり、 4 本のハンドシェーク線全部と 8 本のポートAバスを使用します。ポートBはビット・モードにしなければなりません。ポートAのハンドシェーク線は出力制御に使用され、ポートBのハンドシェーク線は入力制御に使用されます。 \overline{A} \overline{S} \overline{T} \overline{B} \overline{b}




図6 バイト双方向性モード タイミング図

〇 ピット・モード

ビッド・モードではハンドシェーク信号を使用せず、通常のポートの読み出しおよび書き込みがいつでも実行できます。書き込みのときには、出力モードと同じタイミングでデータが出力レジスタにラッチされます。

読み出しのときに、CPUが受け取るデータは、出力に割り当てられたビットに対応する出力レジスタのビット・データおよび入力に割り当てられたビットに対応する入力レジスタのビット・データとで構成されます。入力レジスタは




図7 ビット・モード タイミング図

RDの立ち下がり直前のデータを保持しています。割り込みイネーブル状態で、かつポート・データが8ビットのマスク・レジスタと2ビットのマスク制御レジスタで定義される論理条件を満足するとき、割り込みが発生します。

○ 割り込みアクノリッジ・サイクル

 $\overline{M1}$ が "L"である間、割り込みイネーブル信号がデージー・チェーン中で確定することを保証するため、周辺コン *2 トローラは割り込みイネーブルの状態を変更することが禁止されます。割り込みアクノリッジ・サイクルでIEI "H"かつIEO= "L"である周辺デバイスが、前もってプログラムされている 8 ビットの割り込みベクトルをデータ・バ *3 ス上へ送り出します。IEI= "H"のときにRETI命令が実行されるまで、IEOは "L"のままです。Z-80 PIOは 2 バイトのRETI命令を解読する回路を内部にもっています。




図8 割り込みアクノリッジ・サイクル

^{*1} interrupt acknowledge

^{*3} return from interrupt instruction

^{*2} peripheral controller

○ 割り込みからの復帰サイクル

周辺デバイスが割り込み要求をしていない場合、または、割り込み処理がおこなわれていない場合、そのデバイスの IEOとIEIは等しい。

CPUが割り込み処理をおこなっている場合(すなわち、すでに割り込み要求を出し、かつ割り込みアクノリッジを受け取っている場合)、そのデバイスのIEOは常に"L"であり、優先順位の低いデバイスからの割り込みを禁止します。もし、割り込み要求を出しても割り込みアクノリッジを受けていないデバイスがある場合、IEOは"L"にな*1 *2 っていますが、2 バイトOPコードの最初のバイトとして"ED"(16進)がデコードされると、IEOは"H"になり、次のOPコードがデコードされると、IEIは再び"L"に戻ります。(CPU内の割り込みイネーブル・フリップ・フロップが"L"になっているとき、この状態が発生します。)もし、2 バイト目のOPコードが"4 D"であれば、命令はRETIです。

したがって、O P コード " E D" がデコードされた後、現在割り込み処理を受けている周辺デバイスだけが、I E I I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I




図9 割り込みからの復帰サイクル

5. 動作条件のプログラム

○ 割り込みペクトルの書き込み


割り込みをかけているデバイスは、CPUに8ビットの割り込みベクトルを与えることが必要であり、<math>CPUはCの*2 ベクトルを使用して割り込み サービス・ルーチンの番地を作ります。割り込みアクノリッジ・サイクルにおいて、サービスを要求しているデバイスのうち最も優先順位の高いものがデータ・バス上へベクトルを送り出します。必要な割り込みベクトルは、C/D SEL="H"として、<math>CPUから各ポートの割り込みベクトル・レジスタへ次の形式で書き込まれます。



この情報が割り込みベクトルであることを示します。

○ 動作モードの選択

動作モードの選択は、2 ビットのモード制御レジスタへデータを次の形式で書き込むことによりおこなわれます。動作選択のための2 ビットとして、ビット 7 およびビット 6 が使用され、ビット 5 および 4 は使用されません。ビット 8 からビット 0 はすべて 1 として、この制御 9 一ドがモード選択制御 9 一ドであることを示します。



モード	M 1	M 0
バイト出力モード	0	0
バイト入力モード	0	1
バイト双方向性バス・モード	11	0
ビット・モード	1	1

バイト出力モードデータがCPUから周辺デバイスへ転送されます。

バイト入力モードデータが周辺デバイスからCPUへ転送されます。

バイト双方向性バス・モード データがCPUと周辺デバイスとの間で相互に授受されます。

ビット・モード このモードを選択したとき、各ポートのそれぞれのビットが入力か出力かを指示する


ための制御ワードを次に入出力選択レジスタへ書き込むことが必要です。

*1 load interrupt vector

*3 selecting an operating mode

*2 interrupt service routine

*4 control word



I/O=1;入力

I/O=0;出力

○ 割り込みの制御

割り込み制御用の制御ワードの形式を次に示します。

ビット7=1 割り込みイネーブル・フリップ・フロップがセットされ、割り込みを発生できます。

ビット7=0 割り込みイネーブル・フリップ・フロップがリセットされて、割り込みを発生できません。

ビット $6\sim4$ ビット・モードにおける割り込み条件を定めます。他のモードでは無視されます。

ビット3~0 この情報が割り込み制御ワードであることを示します。



ビット・モード時に有効

情報が割り込み制御ワードであることを示します。

ビット4=1のとき、次の制御ワードはマスク・レジスタに書き込むものでなければなりません。

			D 4					
M B 7	МВ 6	M B 5	M B 4	МВз	МВ 2	мв 1	мв _о	

MB=0 であるポート・データ線のみがモニタされ、割り込み条件が満たされれば割り込みを発生します。

ポートの割り込みイネーブル・フリップ・フロップは、割り込み制御ワードの代わりに、次の形式の情報でもセット あるいはリセットができます。

				D ₃				
割 り込み イネーブル	X	X	X	0	0	1	1	

Z-80 PIOの入力端子として、リセット端子がなく、Z-80 PIOをリセットするには、 $\overline{IORQ} \cdot \overline{RD}$ = "H"として $\overline{M1}$ = "L"を2クロック以上入力する必要があり、内部でリセット・フリップ・フロップがセットされ、Z-80 PIOのリセットがおこなわれます。このリセット・フリップ・フロップは、制御ワードの書き込みをおこなうと解除されます。

6. 絶対最大定格

項		目	記号	定 格 値	単 位
入力	電	圧	VIN	- 0.3 ∼+ 7	v
出力	電	圧	Vour	− 0. 3 ∼ + 7	V
動作	温	度	T opr	0~+70	C
保存	温	度	Tstg	-6 5~+1 5 0	C

7. 電気的特性

7.1 D C 特性

($T\,a=0$ C $\sim\!+$ 7 0 C , V $_{\text{C}\,\text{C}}=+$ 5 V \pm 5 %)

記号	項目	最小值	最大値	単位	測定条件
V _{ILC}	クロック" L "入力電圧	-0.3	0.4 5	V	10
VIHC	クロック"H"入力電圧	V _{C C} -0.6	V _{C C} +0.3	v	
VIL	" L"入力電圧	-0.3	0.8	v	
VIH	" H"入力電圧	2.0	v _{c c}	v	
V _{oL}	" L"出力電圧		0.4	v	$I_{0L} = 2 \text{mA}$
V _{OH}	" H"出力電圧	2.4	1	v	$I_{0H} = -250 \mu A$
Icc	消 費 電 流		7 0	mA	
ILI	入力リーク電流		1 0	μΑ	$V_{IN} = 0 \sim V_{CC}$
ILOH	トライステート出力リーク電流		1 0	μA	$V_{0 UT} = 2.4 V \sim V$
ILOL	トライステート出力リーク電流		-1 0	μA	$V_{OUT} = 0.4 V$
ILD	入力時のデータ・バスのリーク電流		±10	μA	$0 \le V_{IN} \le V_{CC}$
I оно	ダーリントン駆動電流	-1.5		mA	V _{0H} = 1.5 V ポートBのみ

7.2 端子容量


(Ta = +25 C, f = 1 MHz)


記号	項	目	最大値	単	位.	測	定	条	件
СФ	クロック	入力容量	1 2	P	F				
C _{IN}	入力	容量	7	Р	F	被測定	端子以外	の全ての	端子は接地
Cour	出力	容 量	1 0	Р	F				

信号	記号	パラメータ	最小值	最大値	単位	測定条件
	t c	クロック周期	4 0 0	(1)	ns	
Ф	t _₩ (ФН)	クロック・パルス幅 ("H")	1 7 0	2000	ns	
*	t _W (ΦL)	クロック・パルス幅 (" L ")	1 7 0	2000	ns	
	t _r ,t _f	クロック立ち上がり・立ち下がり時間		3 0	ns	
	t _H	ホールド時間	0		ns	
Œ,C∕D, B∕A	t _{sΦ} (CS)	読み出しまたは書き込みサイクルの制御信号のセットアップ時間	2 8 0		ns	
	t _{DR} (D)	RDの立ち下がりからデータ出力までの遅延		430	ns	
D D	t _s Φ (D)	書き込みまたはM 1 サイクルのデータのセットアップ時間	5 0		ns	
$D_0 - D_7$	t D [(D)	INTAサイクルの IORQの立ち下がりからデ ータ出力までの遅延		340	ns	$C_L = 5 0 PF$
	t _F (D)	RDまたは TORQの立ち上がりから出力バッファ ・フロートまでの遅延		1 6 0	ns	
IEI	ts(IEI)	INTAサイクルのIORQの立ち下がりに対するセットアップ時間	1 4 0		ns	
	t DH (10)	IEIの立ち上がりからの遅延		210	ns	
IEO	t D L (10)	IEIの立ち下がりからの遅延(注1)		190	ns	
	t _{DM} (IO)	M 1 の立ち下がりからの遅延 (M 1 サイクルの直前で割り込みが発生したとき)		300	ns	$C_L = 5 \text{ 0 pF}$
IORQ	t _s ф(IR)	読み出しまたは書き込みサイクルのセットアップ時間	2 5 0		ns	
<u>M 1</u>	t _{SФ} (M1)	INTAまたはMIサイクルのセットアップ時間	2 1 0		ns	
\overline{R} \overline{D}	t _{sФ} (RD)	読み出しまたはM 1 サイクルのセットアップ時間	2 4 0		ns	
ĪNT	t _D (IT)	STB の立ち上がりからの遅延		490	ns	
INI	t _D (IT3)	モード 3 のときのデータ一致からの遅延		4 2 0	ns	
	ts (PD)	モード 1 のときの S T B の立ち上がりに対するセットアップ時間	2 6 0		ns	
A 0 - A 7,	t DS(PD)	モード2のときのSTBの立ち下がりに対するセットアップ時間		230	ns	
B 0 -A 7	t _F (PD)	モード2のときの STB の立ち上がりからポート ・バス・フロートまでの遅延		2 0 0	ns	$C_L = 5 \ 0 \ PF$
	t _{DI} (PD)	モード 0 のときの書き込みサイクルの IORQの 立ち上がりからポート出力確定までの遅延		200	ns	
A STB B STB	tw (ST)	STB のパルス幅("L")	1 5 0		ns	
A RDY,	t _{DH} (RY)	IORQの立ち上がりからの応答時間		t _c +460	ns	0
B RDY	t DL (RY)	STB の立ち上がりからの応答時間		t _c +400	ns	$C_L = 5 \ 0 \ PF$


- 注 [1] $t_{t} = t_{w}(\Phi H) + t_{w}(\Phi L) + t_{r} + t_{f}$
 - [2] 負荷容量の 5 0 pF 増加につき、遅延は 10 ns 増加します。負荷容量の最大値は 200 pF です。
 - [3] モード2のときは、 $t_w(ST)>t_s(PD)$ となります。
 - [4] 負荷容量の10pF増加につき、遅延は2ns増加します。負荷容量の最大値は100pFです。
- 〔注1〕 デージー・チェーンがN段ある場合


2.5 t_c > (N-2) t_{DL} (IO) + t_{DM} (IO) + t_s (IEI) + TTL N_v ファー遅延を 満たさなければなりません。











Unit: mm

(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

Z-80-CTC 3

Z-80-CTC S

LH-0082 Z-80 CTC (以下、Z-80 CTC と略します)は、<math>Z-80 システムにおいて、カウンタおよびタイマ機能を与えるプログラム可能な 4 チャネルを持つカウンタ・タイマ回路です。Z-80 CTC OCC O

1. 特 長


- 4つの独立したプログラム可能な8ビット・カウンタ/16ビット・タイマ回路
- O Nチャネル・シリコンゲートE/D MOSプロセス
- 各チャネルにおいて、カウンタ・モードとタイマ・モードの選択可能
- *10 の カウンタまたはタイマ状態からのプログラム割り込み可能
- ダウン・カウンタがゼロのとき、時間定数は自動的に再設定され、チャネルは動作を続行
- 各チャネルのダウン・カウンタの内容は読み取り可能
- * 12 ○ タイマ・モード時に、クロックの16あるいは256分割のプリスケーラ選択可能
- タイマ起動用トリガおよびカウンタ・モード時のクロック入力の立ち上がり、または立ち下がりの指定可能
- * 13 ○ チャネル 0~2の Z C / T O の出力はダーリントン・トランジスタ駆動可能
- * 14 ○ 外部回路を必要としない自動割り込みベクタリングを行うデージー・チェーン優先割り込み機能
- *1 ○ +5 V の単一電源、および単相クロック
- 全入出力はTTLコンパチブル
- *1 ○ パッケージは28ピンDIP

2. 内部構成

Z-80 CTCのブロック構成図を図1に示します。Z-80 CTCはバス・インターフェース、内部制御回路、4 つのカウンタ・チャネルおよび割り込み制御回路で構成されます。各チャネルは自動割り込みベクタリング用の割り込みベクトルを持っています。割り込み優先順位はチャネル番号の順番であり、チャネル0 が最上位です。

- *1 microcomputer
- *2 microcomputer component
- * 3 support software
- *4 memory
- *5 Counter Timer Circuit
- *6 Central Processing Unit
- *7 N-channel silicon gate Enhancement/ Depletion type Metal Oxide Semiconductor
- *8 counter mode
- *9 timer mode
- * 10 programmable interrupt

- * 11 down counter
- * 12 prescaler
- * 13 darlington transistor
- * 14 automatic interrupt vectoring
- * 15 daisy chain
- * 16 single phase clock
- * 17 Transistor-Transistor Logic compatible
- * 18 Dual In line Package
- * 19 bus interface



Z-80 CTCのブロック構成図 図 1

図2は各チャネルのブロック構成図を示します。各チャネルは、2つのレジスタ、2つのカウンタおよび制御回路で構成 されています。このレジスタおよびカウンタは、各8ビットの時間定数レジスタ、チャネル制御用レジスタ、プリスケーラ および読み取り可能なダウン・カウンタです。プリスケーラは、クロックの16または256分割にプログラム可能です。

時 間 定 数 レ ジ ス タ;8 ビットのレジスタで、CPUによりセットされます。ダウン・カウンタの内容がゼロになると このレジスタの内容がダウン・カウンタに再設定されます。

チャネル制御用レジスタ;8ビットのレジスタで、CPUによりセットされます。 チャネルの動作モードおよび条件を選択します。

ダ ウ ン ・ カ ウ ン タ;8 ビットのカウンタで、プログラム制御によるか、カウンタの内容がゼロになると自動的に、時 間定数レジスタの値が設定されます。CPUはいつでもこのカウンタの内容を読み取ることがで きます。このカウンタのクロックは、タイマ・モード時にはプリスケーラの出力であり、カウン タ・モード時は外部クロック(CLK/TRG)です。

プ リ ス ケ ー ラ;8ビットのカウンタで、システム・クロックの16あるいは256分割を行います。この出力は タイマ・モード時に、ダウン・カウンタのクロックとして用いられます。

^{*1} data lines

^{*8} CPU bus input/output

^{*5} timeout

^{*7} register

^{*2} control lines

^{*4} zero count

^{*6} trigger *8 system clock




図 2. チャネルのブロック構成図

3. 端子信号

OI I (MD)	マ ユ 1 0 円 の N 切 ね ー
CLK/TRG ₀	チャネル0用の外部クロック、またはタイマ・トリガ入力(入力端子)
CLK/TRG ₁	チャネル1用の外部クロック、またはタイマ・トリガ入力(入力端子)
$\mathrm{C} \mathrel{\mathrm{L}} \mathrm{K} \diagup \mathrm{T} \mathrel{\mathrm{R}} \mathrm{G}_2$	チャネル2用の外部クロック、またはタイマ・トリガ入力(入力端子)
$\mathrm{C}\mathrm{L}\mathrm{K}/\mathrm{T}\mathrm{R}\mathrm{G}_3$	チャネル3用の外部クロック、またはタイマ・トリガ入力(入力端子)
ZC/TO0	チャネル0のゼロ・カウント、またはタイム・アウト出力(出力端子)
ZC/TO1	チャネル1のゼロ・カウント、またはタイム・アウト出力(出力端子)
ZC/TO2	チャネル2のゼロ・カウント、またはタイム・アウト出力(出力端子)
$CS_1 - CS_0$	チャネル選択入力(入力端子)
	2 進表示すると、00,01,10および11がそれぞれチャネル0,1,2および3に対応
	します。
$D_0 - D_{\dot{7}}$	* 1 Z-80 CPUのデータ・バス(トライ・ステートの入出力端子)
CE	チップ・イネーブル入力(入力端子)
Ф	システム・クロック入力(入力端子)
M 1	**3 Zー80 CPUからのマシン・サイクル 1 信号(入力端子)
IORQ	* 4 Z — 8 0 C P U からの入出力リクエスト(入力端子)
RD	*5 Z-80 CPUからの読み出しサイクル・ステータス(入力端子)
IEI	割り込みイネーブル・イン(入力端子)
IEO	割り込みイネーブル・アウト(出力端子)
	IEIおよびIEOが、割り込み制御における優先順位決定用のデージー・チェーン接続を形
	成します。

*1 tri-state

* 4 input/output request

*2 chip enable

* 5 read cycle status

* 3 machine

INT

割り込み要求出力(オープン・ドレイン、出力端子)

RESET

この入力により全チャネルがカウントを中止し、チャネル制御用レジスタ内のチャネル割り込みイネーブル・ビットがリセットされます。リセット期間中、 ZC/TO_{0-2} および \overline{INT} の信号レベルはそれぞれ"L"および"H"になり、IEOはIEIと同一の信号レベルになります。
*2
データ・パス出力ドライバは高インピーダンス状態になります。




図 3 端子信号

4. 主要タイミング波形

○ 書き込みサイクル

チャネル制御情報、時間定数および割り込みベクトルを書き込む際のタイミングを図 4 に示します。 Z-80 CPU により自動的に挿入される待ち状態(T w)を除き、待ち状態を付加することはできません。 Z-80 CTCは明確な書き込み信号入力を持たないため、内部では \overline{BD} を書き込み信号に代用します。




図4 書き込みサイクル

○ 読み出しサイクル

チャネル内 のダウン・カウンタの内容を読み出すサイクルであり、図 5 はカウンタ・モードのときのタイミングを示します。データ・バスに読み出されるデータは、この読み出しサイクルの T_2 パルスが立ち上がる直前のダウン・カウンタの内容です。

タイマ・モードの場合にも、データ・バス上のデータは T_2 バルスが立ち上がる直前のダウン・カウンタの内容です。 Z-8~0~CPUにより自動的に挿入される待ち状態(T_w)を除き、待ち状態を付加することはできません。




図5 読み出しサイクル

○ 割り込みアクノリッジ・サイクル

Z-80 CTCが割り込みを要求すると、CPUは割り込みアクノリッジ信号($\overline{M1}$ および $\overline{10RQ}$)を送り出します。この間、Z-80 CTCの割り込み制御回路は、割り込みを要求しているチャネルのうち最も優先順位の高いものを決定します。デージー・チェーン・イネーブル線の安定を保証するため、 $\overline{M1}$ が有効("L")である間、各チャネルは割り込み要求の状態を変化させることができません。Z-80 CTCの割り込みイネーブル入力(IEI)が"H"で、 $\overline{10RQ}$ が"L"になると、最優先割り込みチャネルは割り込みベクトル・レジスタの内容をデータ・バスに送り出します。このサイクルでは、必要に応じて、待ち状態を付加することができます。タイミングを図6に示します。




図6 割り込みアクノリッジ・サイクル

○ 割り込みからの復帰サイクル

周辺デバイスが割り込み要求をしていない場合、または、割り込み処理が行われていない場合、そのデバイスのIE OとIEIは等しい。

CPUが割り込み処理を行っている場合(すなわち、すでに割り込み要求を出し、かつ割り込みアクノリッジを受けとっている場合)、そのデバイスのIEOは常に "L"であり、優先順位の低いデバイスからの割り込みを禁止します。 もし、割り込み要求を出しても割り込みアクノリッジを受けていないデバイスがある場合、IEOは"L"になってい *3 *4 *5 ますが、2バイトOPコードの最初のバイトとして"ED"(16進)がデコードされると、IEOは"田"になり、次のOPコードがデコードされると、IEOはsたたび "L"にもどります。(CPU内の割り込みイネーブル・フリ

^{*1} interrupt acknowledge cycle

^{* 3} by te

したがって、O P コード " E D " がデコードされたあと、現在割り込み処理を受けている周辺デバイスだけが、IEI = " H " かつ I E O = " L " という状態におかれます。 C のデバイスは、デージー・チェーン中の割り込みアクノリッジを受けとった最優先順位のデバイスです。他のすべての周辺デバイスは I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E I E

このサイクルの場合には、待ち状態をM 1 サイクルに挿入することができます。

割り込みからの復帰サイクルのタイミングを図7に示します。





図7 割り込みからの復帰サイクル


○ デージー・チェーン割り込みサービス

図8はZ-80 CTCで起こる典型的なネスト構造の割り込み順序です。図では、まずチャネル2が割り込みを要求し、サービスを受けることを許されます。チャネル2がサービスを受けている間に、優先順位の高いチャネル1が割り込みを要求すると、チャネル2のサービスは一時中断され、チャネル1がサービスを受けることを許されます。チャネル1のサービス・ルーチンの実行が完了すると、RETI命令を実行することにより、チャネル1にサービスが終了したことを知らせます。このとき、チャネル2のサービスが再開されます。







1. 割り込み前のデージー・チェーン。




2. チャネル2が割り込みを要求し、割り込みアクノリッジを受けたとき。



3. チャネル1が割り込みを要求し、割り込みアクノリッジを受けたとき。 この場合、チャネル2のサービスは一時中断されます。



4. チャネル1のサービスが完了し、RETI命令が実行されたとき。 この場合、チャネル2のサービスが再開されます。



5. チャネル2のサービスが完了し、RETI命令が実行されたとき。

図8 デージー・チェーン割り込みサービスの説明図

○ カウンタ動作とタイマ動作

カウンタ・モードにおいては、CLK入力バルスの立ち上がり、または立ち下がりエッジでダウン・カウンタが動作します。このCLK入力バルスは非同期入力であり、バルスの最小幅を保証しなければなりません。カウンタはΦの立ち上がりに同期しており、CLK入力バルスの入力後、最初のΦの立ち上がりでカウンタを動作させようとする場合、CLK入力バルスは必要なセットアップ時間を満たすものでなければなりません。

タイマ・モードにおいては、TRG入力パルスの立ち上がり、または立ち下がりによりプリスケーラの動作を開始させることができます。カウンタ・モードの場合と同様に、このTRG入力パルスは非同期入力であり、パルスの最小幅を保証しなければなりません。したがって、TRG入力パルスの入力後、最初の中の立ち上がりでプリスケーラを起動しようとする場合、TRG入力パルスは必要なセットアップ時間を満たすものでなければなりません。プリスケーラは中の立ち上がりで動作します。




図9 カウンタ動作とタイミング

5. 動作条件のプログラム

○ 動作モードの選択

チャネルの動作モードを選択するとき、ビット0を1にしたチャネル制御ワードをチャネル制御レジスタに書き込まなければなりません。

D 7	D 6	D 5	D 4	D 3	D 2	D 1	D ₀
割り込みイネーブル	モード	プリスケーラ 選 択	エッジ の 選 択	トリガ の 有 無	時間定 数 の 有 無	リセット	1

D3およびD5はタイマ・モードのときだけ使用します。

チャネル割り込みがかからないようにします。 Oピット7=0 ダウン・カウンタの内容がゼロになるたびにチャネル割り込みがかかります。ただし、ビット Oビット7=1 7=0でダウン・カウンタがゼロになった後、ビット7を1にしても割り込みは発生しません。 タイマ・モードが選択され、プリスケーラ出力がダウン・カウンタのクロックとなります。 ○ピット6=0 このクロックの周期は、tc·P·TC となります。 ただし、 tc;システム・クロック周期 P ; 16または256(プリスケーラによる分割の大きさ) TC;8ビットのプログラム可能な時間定数(最大256) カウンタ・モードが選択されます。外部クロック(CLK入力)信号がダウン・カウンタのク ○ピット6=1 ロックとなります。プリスケーラは使用しません。 タイマ・モードにのみ使用し、プリスケーラはシステム・クロック Φを 1 6 分割します。 Oビット5=0 タイマ・モードにのみ使用し、プリスケーラはシステム・クロックΦを256分割します。 0ビット5=1 タイマ・モードのとき、トリガ入力の立ち下がりでタイマ動作が始まります。 Oピット4=0 カウンタ・モードのとき、クロック入力の立ち下がりでダウン・カウンタが動作します。 タイマ・モードのとき、トリガ入力の立ち上がりでタイマ動作が始まります。 0ビット4=1 カウンタ・モードのとき、クロック入力の立ち上がりでダウン・カウンタが動作します。 タイマ・モードにのみ有効で、ビット1=1のとき、タイマは時間定数の書き込みサイクルの Oピット3=0 次のマシン・サイクルのT,の立ち上がりから動作を始めます。 ビット 1 = 0 のとき、タイマ は、この制御情報の書き込みサイクルの次のマシン・サイクルのT₁の立ち上がりから動作を 始めます。 タイマ・モードにのみ有効で、時間定数の書き込みサイクルの次のマシン・サイクルの ${f T}_2$ の 0ビット3=1 立ち上がり後に入力された外部トリガ入力によりタイマが動作を始めます。 トリガ入力がセットアップ時間を満たすときは2つ目のΦの立ち上がりから、また、満たさない ときは3つ目のΦの立ち上がりからプリスケーラが動作を始めます。時間定数の書き込み以前 に外部トリガ入力が加えられると、ビット3=0の場合と同じになります。 チャネル制御情報のあとに、時間定数の書き込みがないことを示します。ただし、チャネルが Oピット2=0 リセット状態にあり、そのあと最初に与える制御情報においては、このビットを0にすること

ができません。

○ビット 2 = 1 チャネル制御情報のあとに、時間定数の書き込みがあることを示します。ダウン・カウンタの 動作中に時間定数の書き込みが行われた場合、時間定数レジスタには新しい時間定数がセット されますが、カウントはそのまま続行されます。そして、ゼロ・カウントになったときに初め て新しい時間定数が使用されます。

○ビット1=0 チャネルはダウン・カウンタとして動作を行います。

o ビット 1=1 ダウン・カウンタとしての動作を停止させます。ビット 2=1 のとき、時間定数が書き込まれたあと動作を再開します。

ビット2=0のとき、新しい制御情報を書き込むまで、チャネルは動作しません。

○ 時間定数の書き込み

8 ビットの時間定数は、ビット 2=1 としたチャネル制御情報に続いて、時間定数レジスタに書き込まれます。 "00"(16進)は時間定数 256 を意味します。

						D ₁		
T C 7	T C 6	T C 5	TC ₄	TC3	TC ₂	TC ₁	TC ₀	

○ 割り込みベクトルの書き込み

割り込みをかけているチャネルは、Z-80 CPUに割り込みベクトルを与えることが必要です。CPUはこのベクトルを使用して、割り込みサービス・ルーチンの番地を作ります。割り込みアクノリッジ・サイクルにおいて、サービスを要求しているチャネルのうち最も優先順位の高いチャネルがCPUにベクトルを与えます。必要な割り込みベクトルは、 $D_0=0$ としてチャネルのの割り込みベクトル・レジスタに書き込まれます。この際使用されるのは $D_8\sim D_7$ であり、 D_1 および D_2 は無視されます。Z-80 CTCが割り込みに応答するとき、ベクトルのうち $D_8\sim D_7$ は割り込みベクトル・レジスタの値であり、 D_1 および D_2 は割り込みを要求したチャネルのうち最も優先順位の高いチャネルの2進符号です。割り込みサービス・ルーチンの開始番地を指示する間接番地が偶数番地であるため、 D_0 には0がセットされます。チャネルのが最も優先順位の高いチャネルです。

D ₇	D 6	D 5	D ₄	D 3	D $_2$	D $_1$	D 0
V 7	V 6	V 5	V 4	V ₃	Х	X	0

D ₂	D 1	チャネル
0	0	0
0	1	1
1	0	2
1	1	3

6. 絶対最大定格

項目	記号	定格	単位
入力電圧	VIN	- 0.3 ~ + 7	V
出力電圧	Vour	- 0. 3 ~ + 7	V
動作温度	Торг	0~ + 70	C
保存温度	Tstg	-65~ +150	C

7. 電気的特性

7.1 DC 特性

 $(T_a = 0 C + 70 C, V_{CC} = +5V \pm 5\%)$

			_		
記号	項目	最 小 値	最 大 値	単位	測 定 条 件
VILC	クロック " L "入力電圧	— 0. 3	0.45	V	
VIHC	クロック"H"入力電圧	V _{CC} -0.6	V _{cc} + 0.3	v	
V I L	" L"入力電圧	— 0. 3	0. 8	v	
V I H	" H"入力電圧	2. 0	Vcc	V	
Vor	" L"出力電圧		0. 4	V	$I_{OL} = 2 m A$
V _{o H}	" H"出力電圧	2. 4		V	$I_{OH} = -250 \mu A$
Icc	消費電流		1 2 0	m A	t _C = 4 0 0 ns
ILI	入力リーク電流		1 0	μΑ	$V_{IN} = 0 V \sim V_{CC}$
ILOH	トライステート出力リーク電流		1 0 *	μΑ	$V_{OUT} = 2.4 V \sim V_{CC}$
ILOL	トライステート出力リーク電流		-10*	μΑ	$V_{OUT} = 0.4 V$
I _{OHD}	ダーリントン駆動電流	— 1. 5 *		m A	V _{OH} = 1.5 V ZC/TO ₀ ~ZC/TO ₀ に適用

^{*} 流入電流を正、流出電流を負とします。


7.2 端子容量


 $(T_a = +25 \text{ C,f} = 1 \text{MHz})$

記号	項目	最大值	単 位	測 定 条 件	
Сф	クロック入力容量	2 5	p F		
CIN	入 力 容 量	5	p F	被測定端子以外の全ての端子は接地	
Cour	出 力 容 量	1 0	p F		


			C.S			C
信 号	記号	パ ラ メ ー タ	最小值	最大值	単位	備考
	t c	クロック周期	4 0 0	[1]	n s	
	t _w (ФН)	クロック・パルス幅("H")	1 7 0	2000	n s	
Ф	t _W (Ф L)	クロック・パルス幅("L")	1 7 0	2000	n s	
	t _r , t _f	クロック立ち上がり・立ち下がり時間		3 0	ns	
	t _H	ホールド時間	0		n s	
CS, CE	t _{SΦ} (CS)	読み出し、または書き込みサイクルの制御信号の セットアップ時間	1 6 0		n s	
	t _{DR} (D)	RDの立ち下がりからデータ出力までの遅延		480	n s	(2)
	t _{SФ} (D)	書き込み、またはM 1 サイクルのデータのセットアップ時間	6 0		n s	
D_0-D_7	t _{DI} (D)	INTAサイクルのIORQの立ち下がりからデータ出力までの遅延		3 4 0	ns	[2]
	t _F (D)	RDの立ち上がりから出力バッファ・フロートまでの遅延		2 3 0	n s	
IEI	t _S (IEI)	$INTA$ サイクルの \overline{IORQ} の立ち下がりに対するセットアップ時間	2 0 0		ns	
	t _{DH} (IO)	IEIの立ち上がりからの遅延		2 2 0	n s	(8)
IEO	t _{DL} (IO)	IEIの立ち下がりからの遅延		190	n s	[3]
_	t _{DM} (IO)	MI の立ち下がりからの遅延(M1サイクルの直前で割り込みが発生したとき)		3 0 0	ns	[3]
IORQ	t _S (IR)	読み出し、または書き込みサイクルのセットアップ時間	2 5 0		n s	
M1	t _{SΦ} (M1)	INTA、またはM1サイクルのセットアップ時間	2 1 0	-	ns	
RD	t _S (RD)	読み出し、またはM 1 サイクルのセットアップ時間	2 4 0		n s	
Tarm	t _{DCK} (IT)	CLK/TRGの立ち上がりからの遅延		2 t c (Φ) +2 0 0	ns	カウンタ・モード
INT	t _{DΦ} (IT)	Φの立ち上がりからの遅延		t _c (か) +200	n s	タイマ・モード
	t _c (CK)	カウンタ・クロック周期	2 t c (4)		ns	カウンタ・モード
	t r (CK/TR) t f (CK/TR)	カウンタ・クロックおよびトリガの立ち上がり・ 立ち下がり時間		5 0	n s	
CLK/TRG	t _S (CK)	即時カウントに要するクロックのセットアップ時間	2 1 0		n s	カウンタ・モード
0-3	t _s (TR)	プリスケーラの即時起動に要するトリガのセット アップ時間	2 1 0		ns	タイマ・モード
	tw(CTH)	カウンタ・クロックおよびトリガのパルス幅("H")	2 0 0		ns	カウンタ・モード および
	tw(CTL)	カウンタ ・ クロックおよびトリガのパルス幅("L")	2 0 0		ns	タイマ・モード
ZC/TO	t _{DH} (ZC)	中の立ち上がりからΖС/ТО="H"までの遅延		190	ns	カウンタ • モード および
0-2	t _{DL} (ZC)	Φの立ち下がりからΖС/ТО="L"までの遅延		190	n s	タイマ・モード


- 注 [1] $t_c = t_w(\Phi_H) + t_w(\Phi_L) + t_r + t_f$
 - 〔2〕 負荷容量の50pF増加につき、遅延は10ns増加します。負荷容量の最大値は、データ・バスが200pFであり、他は100pFです。
 - [3] 負荷容量の10pF増加につき遅延は2ns増加します。負荷容量の最大値は100pFです。
 - [4] RESETの入力幅は最低3クロック・サイクル必要です。











Unit: mm

(おことわり) 製品の改良のため予告なしに内容の一部を変更することがあります。 規格契約が必要な場合は製品仕様書をご用命の上、ご契約ください。

SM-B-80D テクニカルマニュアル

目 次

1.	概	要	1
2.	特	長	1
	2. 1	ハードウェア	1
	2. 2	ソフトウェア	2
3.	機	能 概 要	2
4.		マンド	3
	4. 1	記 述 形 式	3
	4.2	コマンド一覧表	4
5.	基	本 仕 様	5
	5. 1	一般基本仕様	5
	5.2	バス信号一覧表	7
	5.3	シリアルI/Oィンターフェース信号線説明	8
	5.4	ブ ロ ッ ク 図	9
	5. 5	プリント基板寸法図	9

1. 概 要

シャープマイクロコンピュータボード S M - B - 8 0 D は、 1 枚のプリント基板上に Z-80 C P U、P I O、C T C チップ、O S 用 R O M、R A M、ユーザ 用 R A M、シリアル I / O インターフェース、バラレル I / O インターフェース などを 搭載した ものであり、入出力装置を接続するだけでプログラム開発用や制御用のコンピュータとして使用できます。

SM-B-80DはZ-80マイクロコンピュータ・システムのプログラム開発用の簡易形サポート・ツールとして用意されたものであり、特にそのOS ROM領域にモニタROMを実装することによりユーザ・プログラムのデバッグを効果的に行うことができます。一方、本ボードは、OS ROM領域に制御用プログラムを実装することにより直接、機器に組み込み使用できるようになっており、汎用性を考慮した種々の機能を有しています。

Z-80 サポート・ボードとしては、本ボードの他に ROM/RAMボードやユニバーサルボードがありますが、これらのボードにより SM-Bシステムの拡張が容易に行えるようにボード間でバス信号の共通化を図っています。モニタ機能によりユーザ・プログラムのロード、パンチ、実行、デバッグなどを行うことができ、また、レジデント・アセンブラやテキスト・エディタもモニタ管理下で使用することができます。これらの場合の入出力装置としてTTYかRS-232 C規格の装置を使用できるようになっていますが、ユーザ側で別の入出力装置を定義し、それらをTTYと同じようにモニタで管理することもできます。

2. 特 長

2. 1 ハードウェア

- (1) Z-80CPUチップを中心として構成したワンボード・コンピュータです。
- (2) ユーザRAMとして16ピン・タイプのRAMを使用しており、ソケット実装によりメモリ容量を4Kバイトまたは、16Kバイトにできます。

4 Kバイト実装製品: LH-8 H 0 1 A、16 Kバイト実装製品: LH-8 H 0 1 B

- (3) OS ROMの容量は4Kバイトであり、1Kバイト単位に実装できます。
- (4) OS ROMとして、2708タイプ、またはそれとピン互換性のあるPROMを実装できます。
- (5) OS ROMとして 2 Kバイト・モニタを用いることによりユーザ・プログラムの実行、デバッグなどができます。(2 Kバイト・モニタ LH-8 S 0 3 P/E 別売)
- (6) 256 バイトのOS用スクラッチ・パッドRAM (スタティック)
- (7) ユーザRAM、OS ROMのベース・アドレスを変更できます。
- (8) Z-80 PIOチップによる汎用パラレルI/Oインターフェース(8ビットのI/Oポート、2ビットの制御線 各2チャンネル)
- (9) Z-80 CTCチップによるカウンタ・タイマ機能 3チャンネル
- (10) ハードウェア割り込み入力2本(ユーザ用NMI、ユーザ用INT)
- (1) シリアル I / Oインターフェースには、TTY、RS-232 C規格装置を接続できます。
- (12) ボー・レートを変更できます。110、150、300、600、1200、2400、4800、9600ボー(モニタ ROM 使用時)
- (13) 電源投入後、またはリセット後のプログラム開始番地を0000かE000のいずれかに選択できます。
- (14) すべてのバス信号線はバッファを内蔵しています。

2.2 ソフトウェア

2 Kバイト・モニタの特長 (注)

- (1) モニタではデータの入出力を次のチャンネルのいずれかを用いて行います。
 - C I ……コンソール入力チャンネル
 - C O ……コンソール出力チャンネル
 - I ……オブジェクト入力チャンネル
 - 〇〇……オブジェクト出力チャンネル
 - SI……ソース入力チャンネル
 - S〇……ソース出力チャンネル
- (2) 通常シリアルI/Oインターフェースのドライバ・ルーチンを上記チャンネルに割り当てます。 (例)TTY
- (3) 別のI/Oインターフェースのドライバ・ルーチンを用意し、それらを上記チャンネルに割り当てることもで きます。 (例)高速パラレル I/O
- (4) Z-80 CTCを用いて、8種類のボー・レートを発生できます。
- (5) モニタ・コマンド15種
 - (注) 2 Kバイト・モニタ LH-8 S 0 3 P/E 別売

3. 機能概要(モニタROM実装時)

- (1) オブジェクト・プログラムのロード Lコマンド インテル16進フォーマット
- (2) オブジェクト・プログラムのパンチ Pコマンド インテル16進フォーマット
- (3) ユーザ・プログラムの実行

Gコマンド

(4) ユーザ・プログラムのデバッグ

ソフトウェア・ブレーク・ポイント B、D、Kコマンド

ユーザ・プログラムのトレース Tコマンド

ユーザ・プログラムのn命令実行 Sコマンド

メモリ内容の表示と変更

スナップ・ショット

ユーザCPUレジスタの表示

Rコマンド

I /Oポートのテスト

I、Oコマンド

- (5) モニタで管理している入出力チャンネル(СІ、СО、ОІ、ОО、ЅІ、ЅО)としてユーザ側で定義した I/Oドライバ・ルーチンを使用できます。
- (6) モニタ・プログラム内の I / O ドライバ・ルーチンをユーザ・プログラム内で使用できます。
- (7) 汎用パラレルI/〇インターフェース

PIOのA、Bポート(データ線 8ビット×2、制御線 2ビット×2)

ユーザ配線領域(16ピン DIP IC 4個実装可能)

50ピン フラット・ケーブル用コネクタ 1

(8) カウンタ/タイマ

CTC 1個使用、チャンネル1~3 ユーザ開放

クロック入力 2.4576MHz

(9) リスタート・アドレス切換え機能 0000またはE000

4. コマンド

4. 1 記述形式

モニタ・コマンドにおいては、以下に示す文字セット、およびファンクション・キー(印刷出力しない)を使用 します。

 $0 \sim 9$, $A \sim Z$

\$ ' + , - • / ; = 1

CR LF ETX (CTRL C)

上記以外の文字セット、ファンクション・キーを使用した場合、そのコマンドは無効となり(?を出力する)、 再度コマンド待ちとなります。

コマンドは、コマンド識別記号、アーギュメント(argument)、およびターミネータにより構成されており、 その一般的な形式は次のいずれかです。

arg₁/

arg₁, arg₂/ (/以外にLFまたは↑でも可)

arg; c

arg1, arg2; c

ただし、arg1 , arg2 はアーギュメント、cはコマンド記号

アーギュメントは、数値、ニーモニック、ロケーション・カウンタ、または、それらを演算子+、-で結合した式のいずれかです。上記の一般形式において、 \arg_1 と \arg_2 の間はコンマ・で分離しなければなりません。

4. 2 コマンド一覧表

機能	コマンド	機能説明				
メモリ、レジ		arg で指定されるメモリ・アドレス、またはユーザ C P U レジスタの 内容を 2 桁				
スタの表示	arg 1 / nn	の16進数で/の直後に表示する。表示後ターミネータ待ち。				
メモリ、レジ		arg1 で指定されるメモリ・アドレス、またはユーザ CPU レジスタの内容を変更				
スタの変更	argi/nn mm	する場合に使用する。変更は上記コマンドにより表示された数値に続いて希望する 数値(mm)を16進数で入力し、さらにターミネータを入力することによって行う				
ブレーク・ポ		arg_1 がある場合、ブレーク・ポイントの設定を行う。 n は $0\sim7$ で 0 は省略可能				
イントの	argi; nB	このコマンドによりアドレス arg1 に識別番号nのブレーク・ポイントを設定する				
設定・解除	argi , mo	arg i を省略すると、n番のブレーク・ポイントを解除する。				
ブレーク・ポ		現在設定されているブレーク・ポイントの識別番号とそのアドレス(ブレーク・オ				
イントの表示	; D	イント・アドレス) を n の順に表示する。				
		argı で指定されるメモリ・アドレスより、プログラム(ユーザ・プログラム)を				
ユーザ・プロ	argı; G	実行する。argıを省略した場合、現在のPC(ユーザ・CPUレジスタ)で示さ				
グラムの実行	'	れるアドレスから実行する。				
10 1 7 +1	т	arg1+nで指定されるポートからデータ(1 バイト)を読み込み、表示する。				
W - 1 V M	argı; nI	nを省略した場合はn=0と等価である。nは0~255の10進数とする。				
ポート出力	argi,arg2;nO	arg1 + nで指定されるポートへarg2 で示される1バイトデータを書き込む。				
м – г щ Л	argi, argz, no	nの意見は上記ポート入力の場合と同じ。				
ブレーク・ポイ	; K	現在設定されているすべてのブレーク・ポイントを解除する。				
ントの全解除	, 13					
ステップ	argi; nS	arg1 で指定されるメモリ・アドレスより、nステップ実行させ、各ステップごと				
		にPC、AFの内容を印刷出力する。nを省略すると1ステップ動作。				
		arg1 で指定されるメモリ・アドレスよりトレースする。トレースはCTRL Co				
トレース	argı; T	キー入力、またはブレーク・ポイント・アドレスにおいて終了し、コマンド待ちと				
		なる。 arg 1 を省略した場合、現在のPCの値よりトレースする。				
プログラムの	; L	オブジェクト・チャンネルよりインテル標準16進フォーマットのオブジェクト・				
D - F		プログラムをメモリヘロードする。				
プログラムの	argi, arg2; P	arg1, arg2 で指定されるメモリ・アドレスの範囲の内容をオブジェクト・チャン				
パンチ		ネルにインテル標準16進フォーマットで出力する。				
レジスタの主	; R	すべてのユーザ C P U レジスタの内容を表示する。 ; 1 R でレジスタ名とその内容を表示する。				
表 不 メモリ・ブロ		arg1, arg2 で指定されるメモリ・アドレスの範囲の内容を2桁の16進数で表示				
ックの表示	arg1, arg2/	33.				
)		ステップ、トレース、ブレーク・ポイントの各コマンド入力前に表示モードを指定				
		できる。				
		n(m) 表 示 ただし				
表示モード	; n M または	0 PC AF arg1 メモリ・ブロックの先見				
	arg1, arg2; mM					
の指定		1 全レジスタ arg2 メモリ・ブロックの最初				
の指定		1 宝レンスタ alig2 フェリップロック 2(0) PC、AFとメモリ・ブロック				

5. 基本仕様

5.1 一般基本仕様

項 目	仕 様	備考
CPU	Z-80 CPU LH-0080	
	1語 8ビット	
	命令 8,16,24,32ビット	1
語 長	データ 8ビット	
	アドレス 16ビット	0
	I/Oアドレス 入力、出力、各8ビット	
		4クロック・サイクル
最小命令実行時間	1.6 3 μ s	/8ビットレジスタ加算 \
		8ビットレジスタ間転送
	内部クロック(水晶発振) 2.4576MHz または	下限周波数はダイナミックRA
CPUクロック	外部クロック 0.7~2.5 MH z	のリフレッシュ・サイクルで決
	7 rab 2 b 9 9 0. 1 ~ 2. 5 MH z	3.
	OS ROM LH-2708 最大4個 実装可能	ソケット実装、ROMは未実装
メモリ	OS RAM LH-2111A4 2個 実装	
	ユーザRAM LH-4027-3またはLH-4116-3 8個	リンケット実装
		ユーザ R A M
メモリ容量	OS ROM 最大4Kバイト	4 Kバイト実装製品
ノ モ リ 台 里	OS RAM 256バイト ユーザRAM 4Kバイト、または16Kバイト	LH-8H01A 16Kバイト実装製品
		LH-8H01B
	OS ROM 4Kバイト単位にベース・アドレス設定可能	ジャンパ端子
メモリ・アドレス	OS RAM FF00~FFFF(固定)	
7 - 7 - 7 - 7 - 7	ユーザRAM 4Kバイト、または16Kバイト単位にベース	ジャンパ端子
	アドレス設定可能	111-71-1
	Z-80 PIO LH-0081 1個使用	
パラレルI/〇	8ビット 入出力データ線×2	
インターフェース	2ビット シェーク・ハンド制御線×2	9.11
400-01-0	ユーザ配線領域 16ピンDIP IC 4個実装可能	
	コネクタ 50ピン フラット・ケーブル用	コネクタJ」
	UART(8251) 1 個使用	
シリアルI/〇	TTYィンターフェース(20mA電流ループ)および	
インターフェース	RS-232C129-7x-2	
	コネクタ 26ピン フラット・ケーブル用	コネクタJ 2
	Z-80 CTC LH-0082 1個使用	
カウンタ/タイマ	チャンネル 0 システム使用(ボー・レート作成用)	
,,,,,,,	チャンネル1~3 ユーザ開放	
	クロック入力 2.4576MHz(406.9ns)	

項	目	f	-	様	備考
		ユーザ開放	0 0~CF		
		システム使用	D $0 \sim$ D F		
		システム・リザー	-ブ E 0~F F		
		ただし、D0	$PIO \# - \vdash A$	データ	
		D 1	PIO ポートA	コントロール	
		D 2	PIO ポートB	データ	
		D 3	PIO ポートB	コントロール	
1/0		D 8	CTC チャンネ	n 0	
ポート・フ	アドレス	D 9	CTC チャンネ	ル 1	
4. 1)	1.00	DA	CTC チャンネ	ル 2	
		DB	CTC チャンネ	ル 3	
		DC	UART データ		
		DD	UART コント	ロール	
		DE V	V システムNMI	(N - Delay)	ブレーク・ポイント用
		I	ペ ボー・レート、	アドレスEリセット	
		DF V	V システムNMI	(Delay)	ステップ・トレース用
]	R リーダ・ステッ	J	
ボー・:	L - P	8種類切り換えて	可能		ジャンパ端子
Α.		110,150,30	0,600,1200,2	2400,4800,9600	
		+ 5 V ± 5%	2.2 A max		
電	源	+12V±5%	4 5 0 mA max		-5 Vは内部電源により発生
		$-12 \text{ V} \pm 5\%$	1 5 0 mA max		
動作	温度	0°℃~50°℃			
ボード	寸法	2 7 0 × 1 9 0	×20 単位		
		J ₁ 50ピン	フラット・ケーブ	ル・コネクタ	1
			(ED& HIF3-	·50P-2.54DS相当)	
		J ₂ 26ピン			
		(同上	HIF3-26P	-2.54DS相当)	
		J3 100ピン	コネクタ 3.175	inmピッチ	- 1
		(ケル	製 4800-100-	- 135相当)	

関連ソフトウェア(別売)

ソフトウェア名称	形	名	備	考
アセンブラ	LH-8S01P,	LH-8S01E	1 6 K B	R·A M必要
エディタ	LH-8S02P,	LH-8S02E	16 KB	RAM必要
モニタ	LH-8S03P,	LH-8S03E		
SM-4用クロスアセンブラ	LH-4S04P,	LH-4S04E	16 KB	RAM必要
	P:紙テープ版	E:EPROM版		

5.2 バス信号一覧表

端 子	信号名(部品面)	端 子 号	信号名(配線面)
1 2	+5 V +5 V	5 1 5 2	+ 5 V + 5 V
3 4 5	+ 5 V + 1 2 V	53 54 55	+ 5 V + 1 2 V
6 7 8 9 10	* CK/TG ₁ * Z C/TO ₁ * CK/TG ₂ * Z C/TO ₂ * CK/TG ₃	56 57 58 59 60	
1 1 1 2 1 3 1 4 1 5	*MRESET *DEBUG EXCLK REC DATA *DDIS	61 62 63 64 65	Ø XSCLK TRANS DATA *RENB
1 6 1 7 1 8 1 9 2 0	ΙΕΙ	6 6 6 7 6 8 6 9 7 0	IEO
2 1 2 2 2 3 2 4 2 5	* A ₀ * A ₂ * A ₄ * A ₆	71 72 73 74 75	$^*A_1 \\ ^*A_3 \\ ^*A_5 \\ ^*A_7$
26 27 28 29 30	* A ₈ * A ₁₀ * A ₁₂ * A ₁₄ * WA I T	76 77 78 79 80	* A ₉ * A ₁₁ * A ₁₃ * A ₁₅ * BUSRQ
3 1 3 2 3 3 3 4 3 5	* NM I U * BU S A K * M ₁	8 1 8 2 8 3 8 4 8 5	* INTU * HALT * RFSH
3 6 3 7 3 8 3 9 4 0	* R D * MR E Q	8 6 8 7 8 8 8 9 9 0	*WR * I ORQ
4 1 4 2 4 3 4 4 4 5	* D ₀ * D ₂ * D ₄ * D ₆	91 92 93 94 95	* D ₁ * D ₃ * D ₅ * D ₇
4 6 4 7 4 8 4 9 5 0	-12V GND GND GND	96 97 98 99	-12V GND GND GND

(注)

*記号は"L"レベルで有効(active)になるという意味であり、信号名の上に――(bar)記号をつけたものに同じ。空きバスはシステム拡張用としてリザーブ。

5.3 シリアル I / Oインターフェース信号線説明


信 号 名	J ₂ 番号	信 号 説 明
G N D	1,13	接地線
R S (+)	6	リーダ・ステップ。リーダ・オン時にRS(+)、RS(一)を通じて電流が流れる。
RS(-)	1 6	(+12Vで直列抵抗94Ω)
CARRIER	1 5	20mA SEND 信号と同一信号。20mA SEND端子開放時は本端子は+12Vであ
DETECT		る。電流ループ使用の場合、UARTの送信データありの状態(スペース)でHレベル
		なしの状態(マーク)でLレベルとなる。(注1)
20mA SEND	24	20mA電源ループでTTY(ASR-33)を使用する場合、本信号を用いる。
20mA SEND RET	25	UARTの送信データがマークの状態でループ電流オン、スペースの状態でループ電流
		オフとなる。
20mA REC	22	20mA電流ループでTTY(ASR-33)を使用する場合、本信号を用いる。
20mA REC RET	23	TTYからの送信データがマークの状態で端子22はLレベルに、スペースの状態で
		Hレベルになっている。
TRANS DATA	3	RS-232C規格で端末装置からデータが送られてくる場合に用いる入力端子。
		受信データがマークの状態でLレベルに、スペースの状態でHレベルになっている。
REC DATA	5	RS-232C規格で端末装置ヘデータを送る場合に用いる出力端子。送信データが
		マークの状態でLレベルに、スペースの状態でHレベルになっている。
DSR	11	UARTのDTR 信号の反転記号。RS-232C規格。出力。
(Data Set Ready)		UART(8251) のコマンドビット1をセットすると \overline{DTR} =0となる。
CTS	9	UARTのRTS 信号の反転信号。RS-232C規格。出力。
(Clear To Send)		UARTのコマンドビット 5 をセットすると \overline{R} \overline{T} $S=0$ となる。
DTR	1 4	本信号の反転信号がUARTのDSRに等しい。RS-232C規格。入力。
(Date Term Ready)		$UART$ の \overline{DSR} を L レベルにすると、ステイタスピット 7 がセットされる。
RTS	7	ボード上のチェック端子(記号TTY)の結線状態により動作が異なる。
(Request To Send)		TTY A-C結線;RTS信号 無効
		A - B 結線;RTSの反転信号=UARTのCTS
		本信号はRS-232C規格で入力信号である。
		なお、UARTの $\overline{ ext{CTS}}$ 信号は $\overline{ ext{CTS}} = ext{L}$ でデータ送信可能。
		TTS=Hでデータ送信不可(ただしコマンドTxEN=1とする)。

(注1)

UARTの受信または


送信データ

 (R_XD, T_XD)



2 K B モニタではデータ送信時偶パリティ、 受信時パリティ無視でデータを処理している。







J: 50ピン コネクク

Jz 26ピン コネクタ

5.5 プリント基板寸法図



(おことわり) 本資料は製品の改良のため子告なしに内容の一部を変更されることがあります。



SM-B-80T 5

目 次

1.	特 長	
2.	システム構成	
З.	仕様概要	,
	機能概要	
5.	キー配列4	
6.	モニタプログラム・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	;
	6.1 キーボードパネルの構成	5
	6.2 キーボードスイッチとコマンド	
	6.3 表 示	
	6.4 アドレス切り換えスイッチ	3
7.	機 能)
8.	操作例	
	8.1 モニタプログラムスタート	
	8.2 データのセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	9
	8.3 アドレスのセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	8.4 アドレスのインクリメントとデクリメント	
	8.5 メモリへのデータ書き込み1	
	8.6 プログラムのオート実行	
	8.7 プログラムのシングルステップ実行1	
	8.8 ブレーク動作1	1
	8.9 ユーザレジスタの内容表示と変更1	
	8.10 オーディオカセットへのプログラムのストア1	2
	8.11 オーディオカセットよりのプログラムのロード1	2

シャープマイクロコンピュータボードSMB-80Tは、これからマイクロコンピュータを理解し、 実際に使ってみようという方々を対象にした教育用、学習用、ホビー用として、さらにはOEM用 としても使用できることを目的に開発されたマイクロコンピュータ・トレーニングボードです。

1. 特 長

- 1) プリント配線済みのCPUボード上に、CPU、PIO、メモリ、モニタプログラムを、 キーボード上には、8桁7セグメントLED、キースイッチを備えたマイクロコンピュータです。
- 2) キーボードを使用しないときは、キーボードとのインターフェースに使用しているPIOを ユーザが単独で使用できます。さらに、ユーザオプションとしてPIOを1個増設可能で、44 ピンコネクタ端子を使用して周辺装置との接続ができます。
- 3) CPUボード上に100ピンコネクタを設けており、バスドライバを実装することにより外部 との接続が容易です。 (3.175mmピッチ)
- 4) ボード内でユーザが使用できるメモリは、ROMが1 Kバイト (7055) RAMが3 Kバイト (2114)と大容量です。 (RAM1 Kバイト標準装備)
- 5) カンサスシティ規格のオーディオカセットインターフェースを標準装備しています。 (リモート端子による自動、マニアル・スタート/ストップが可能)
- 6) リスタートアドレスを、モニタプログラム(E000番地)、または、ユーザプログラム(0000番地) にスイッチにて変更できます。このため、RESET・キー操作でユーザプログラムの実行が可能です。
- 7) Z-80の割り込みのうち、モード0、1、2をユーザに開放しています。
- 8) CPUボードは、システムに組み込み可能なサイズを採用しています。 $(270 \times 190 \text{mm})$ SMB-80 Dと同寸法です。

2. システム構成

SMB-80 Tボードは、CPUボード(270×190mm)と、キーボード(135×190mm)の 2 枚より構成し、34本のフラットケーブルで接続します。

図2.1に、80Tボードを使用する際の基本的な構成を、図2.2に、システム構成を示します。




図2.1 SMB-80 Tボードの基本的な構成




図2.2 システム構成

3. 仕 様 概 要

0. 压	
C P U -	LH-0080 8ビット並列処理プロセッサ
クロック	2.4576MHz (4.9152MHz 水晶使用)
R O M	MAX 2 Kバイト (LH-7055×2個)
	モニタプログラムを1 Kバイトに書き込んで実装。
	残り1 Kバイトはユーザ用で、ICソケットのみ実装。
R A M	MAX 3.25 Kバイト (LH-2114×6 個+LH-2111 A 4×2 個)
	モニタプログラム用としてLH2111A4×2個(256バイト)をユーザ
	用としてLH 2114×2個(1 Kバイト)を実装。
I/Oポー.ト	LH-0081(PIO)×1個をキーボードとのインターフェースに使用。
	ユーザ用としてLH-0081(8ビット×2ポート)×1個オプション(ICソ
	ケットのみ実装)。
カセット・インター	8251×1 個をデータの並列↔直列変換に使用。
フェイス	市販オーディオカセット接続可能。
	入/出力端子:REM, AUX, イヤホーン端子
	転 送 速 度:300ビット/秒
	規 格:カンサスシティ規格に準拠
入 力 装 置	データキー、ファンクションキーによる入力。 (25キー)
出 力 装 置	7セグメントLEDにより、アドレス、データの16進表示
動作モード	シングルステップ(1命令実行)&オート実行。
モニタプログラム	アドレス E000~ E 3 FF 番地の 1 K バイトを使用。
コネクタ	100ピンバスライン用コネクタ。
	34ピンキーボード接続用コネクタ。
	44ピンユーザPIO用コネクタ(コネクタはオプション)
ケーブル	34本フラットケーブル (80cm)
	REM端子用ケーブル (150cm)
	AUXまたはイヤホーン用ケーブル (150cm)
電源	+5 V ± 5 % MAX×2 A (標準構成)
使 用 温 度	0 ~40℃

4. 機能概要

プログラム機能	O~F までの16進データ・キーによる入力。
コンソール機能	メモリの内容表示とその内容の変更。
	ユーザレジスタの内容表示と、その内容変更。
デバッグ機能	ユーザプログラムのシングルステップ/オート実行。
	ブレークポイント、ブレークカウンタの設定と解除。
オーディオカセット	ユーザが開発したプログラムをオーディオカセットテープへ録音、テ
	ープからの再生。(リモート端子により、カセットのスタート/ストップ)

 リスタートアドレス
 リスタートアドレスを変更可能。

 0000:ユーザプログラム開始アドレス

 E000:モニタプログラム開始アドレス

 割 り 込 み
 割り込みは、NMIをモニタが使用。

 ユーザには、モード0、1、2を開放。

 割 り 込 み 優 先
 CPU(NMI)>PIO1 >PIO2 に設定。

 ボード外にて、PIO1の上位、PIO2の下位に設定可能。

5. キー配列

RUN	STEP	LOAD	STOR DEC	RESET
С	D	E	F	SHIFT
H 8	L 9	А	В	REG *
BA 4	BC 5	6	1 F 7	REM ADRS
PC O	SP 1	1 X 2	1 Y 3	WRITE


O~F : データキーPC~F: レジスタキー上記以外はファンクションキー

図4.1 キー配列

6. モニタプログラム

SMB-80Tには、プログラムの誤りを捜し出し、修正する機能を有したモニタプログラムを 実装しています。以下にモニタプログラムの簡単な説明をします。

6.1 キーボードパネルの構成



6.2 キーボードスイッチとコマンド

SMB-80Tで使用するキーボードスイッチのコマンドについて説明します。

RESET

プログラム異常(プログラム暴走)によるCPU停止などに対して、システムを初期状態に戻します。

SHIFT

このキー操作後、ダブルファンクション構成キーの上部コマンドが有効になります。 (ファンクションキーの青色文字のコマンド)

REG ▼

R E G^{\blacktriangledown} : レジスタの内容を表示させるときに、補助レジスタを指定します。 R E G: レジスタの内容を表示させるときに、主レジスタを指定します。

R EM ADRS R E M:オーディオカセット用のリモートスイッチをON/OFFします。

ADRS:データ表示部に表示している16進数4桁のデータを、アドレスとしてアドレス表示部に表示し、そのアドレスのメモリ内容をデータ表示部に表示します。

WRITE

データ表示部の下位2桁に表示している16進数データを、アドレス表示部に表示しているメモリのアドレスへ書き込み、アドレス表示を+1します。 あるいは、データ表示部の下2桁、または、4桁に表示している16進数データをアドレス表示部に表示しているレジスタに書き込み、次のレジスタ名を表示します。

RUN

アドレス表示部に表示しているアドレスからユーザプログラムを実行します。

STEP

プログラムカウンタ(PC)が示しているアドレスからユーザプログラムを1命令 実行します。

LOAD

- LOAD: カセットテープに記録されたプログラム(16進データ)をそのプログ ラムで指定されているアドレスのメモリへ書き込みます。 (プログ ラムのロード)
- IN C:アドレス表示部に表示しているアドレスを+1し、データ表示部に そのアドレスのメモリの内容を表示します。または、アドレス表示 部に表示しているレジスタ名を次のレジスタ名に変更し、データ表 示部にそのレジスタの内容を表示します。

STOR

- STOR:アドレス表示部に表示しているアドレスから、データ表示部に表示 しているアドレスまでのメモリの内容をカセットテープに記録しま す。(プログラムのストア)
- D E C:アドレス表示部に表示しているアドレスを-1し、データ表示部に

そのアドレスのメモリの内容を表示します。または、アドレス表示 部に表示しているレジスタ名を前のレジスタ名に戻し、データ表示 部にそのレジスタの内容を表示します。

デ - タ キー

 $O \sim F$: データ(16進数)の入力に使用します。

レジスタ キー アドレス表示部にレジスタ名を表示し、データ表示部にそのレジスタの内容を 表示します。

- PC プログラムカウンタ
- SP スタックポインタ
- IX インデックスレジスタX
 - IY インデックスレジスタY
- BA ブレークアドレスレジスタ
- BC ブレークカウンタ
- I インターラプトページアドレスレジスタ
- IF インターラプトイネーブルフラグレジスタ
- A(A') アキュムレータ
- F(F') フラグレジスタ
- B(B') Bレジスタ
- C(C') Cレジスタ
-)内は補助レジスタ
- D(D') Dレジスタ
- E(E') Eレジスタ
- H(H') Hレジスタ
- L(L') Lレジスタ

6.3 表 示

16進数とレジスタ名は、7セグメントLEDに次のように表示します。

(1) 16進数キーと表示

キー	表示	キー	表 示	キー	表 示	キー	表 示
0	<i>I_I</i>	4	1_	8	E	C	
1	1	5	5	9	<u>'=</u>	D	<u> _ </u>
2	1=1	6	E	A	1-1	E	E
3	3	7	7	В	1_1	F	F

表6.1 16進数の表示

(2) レジスタキーと表示


レジスタを表示させる場合、主レジスタは $\begin{bmatrix} REG^* \\ REG \end{bmatrix}$ キーを、補助レジスタは $\begin{bmatrix} SHIFT \end{bmatrix}$ キーを抑した後、 $\begin{bmatrix} REG^* \\ REG \end{bmatrix}$ キーを押してから下記レジスタキーで表示させます。

	主 レ シ	<i>i</i> ス タ	·	補助	レジスタ
+ -	表示	+ -	表 示	+ -	表 示
PC	<i> -' _</i>	Α	<i> = </i>	A	- '
SP	5, 1=1	В	1_1	В	<u> -</u> , '
IX	-	C		C	
IY	<i> '_ </i>	D	<i>ı_l</i>	D	<i>ı=i</i> ′
	/	E	E	E	E
IF	/ <i>I</i> =	F	<i> </i> =	F	<i> - </i>
Н	<i> </i> -,			Н	-, '
L	_			L	

表6.2 レジスタの表示

6.4 アドレス切り換えスイッチ

SMB-80Tは、アドレス切り換えスイッチの設定を変えることによりCPUのリスタートアドレスを次のように変更できます。



リスタートアドレスはE000番地となります。 E000:モニタプログラムの開始アドレス

リスタートアドレスは0000番地となります。 0000:ユーザプログラムの開始アドレス

7. 機 能

- (1) プログラム機能
- (2) メモリの内容表示と変更
- (3) ユーザレジスタの内容表示と変更
- (4) ユーザプログラムのシングルステップ/オート実行
- (5) ブレークポイント、カウンタを使用してのプログラム実行
- (6) オーディオカセットへのプログラムストア
- (7) オーディオカセットよりのプログラムロード

8. 操 作 例

8.1 モニタプログラムスタート

キー操作 アドレス切り換えスイッチ EOOO側設定

電源スイッチ投入

ADDRESS DATA

8.2 データのセット キー操作

RESET

SP 1

ADDRESS

DATA



1_1

データ1A

8.3 アドレスのセット

キー操作

ADDRESS

DATA





(注) ××は、O~Fの16進数のうち どれでも可

I_I

1 121 121

X 1_1 1_1

1_1 1_1

アドレス0100番地


1_1

0100番地内容

1_1 1_1

8.4	アドレスのインクリメントとデクリメン	F
	キー操作	ADDRESS DATA
	RESET	
	LOAD	
		0000番地十1 0001番地内容
	STOR	
0.5		0001番地一 1 0001番地 0000番地内容 内容シフト
8.5	メモリへのデータ書き込み	ADDRESS DATA
	I Y E	
		書き込みたいアドレス 書き込みデータ
	WRITE	
		0100番地十1 0101番地内容
8.6	プログラムのオート実行	
8.0	キー操作	ADDRESS DATA
	PC SP IX IY ADRS	
		プログラム実行開始アドレス 0123番地の内容
	RUN	実行中は消灯します。
8.7		
0. /	キー操作	ADDRESS DATA
	REG [▼] PC REG 0	
		プログラムカウンタシンボル プログラムカウンタ内容
	PC O IX PC O WRITE	5 F - X X X
		スタックポインタシンボル スタックポインタ内容

STEP 1命令実行後のアドレス アキュムレータ フラグレジスタ 内容 3.8 ブレーク動作 キー操作 ADDRESS DATA REG* ВА REG 4 ブレークアドレスレジスタシンボル PC PC IY PC WRITE 3 <u>|_|</u> 0 0 0 1_1 1_1 1_1 ブレークカウンタシンボル PC IX WRITE X X 2 0 1_1 1_1 インタラプトページアドレスレジスタ PC SP PC PC REM 0 0 0 ADRS 1_1 RUN X X 1_1 1_1 0300番地で実行停止 アキュムレータ 内 容 フラグレジスタ (注)引き続きステップ動作を実行するときは、STEPキー操作で実行できます。また、RUNキー操作で0 300番地よりプログラムをオート実行できます。 8.9 ユーザーレジスタの内容表示と変更 キー操作 ADDRESS DATA REG* Н 1-1 REG 8 1_1 1_1 Hレジスタシンボル Hレジスタ内容 REG♥ H SHIFT X 1_1 1_1 REG 8 H▼レジスタシンボル H▼レジスタ内容 H♥レジスタ Α В WRITE 内容をAB に変更 **『**レジスタシンボル L♥レジスタ内容



(おことわり) 本資料は製品の改良のため予告なしに内容の一部を変更することがあります。

SM-B-80D ユーザーズマニュアル 6

目 次

1.		概			要				1
	1	_	1	!	特		長		1
	1	_	2		機能	: 概	要		2
	1	_	3		基本	七	様		3
2.		シ	ス	テ	ム構	成·	• • • • •		7
	2	_	1		基本	シス	、テ	ム構成	7
	2	_	2					ップ······	9
	2	_	3		リス	ター	- ト	とNM I 制御	1 2
	2	_	4					込み	1 5
3.		ハ	_	ř.	ウェ	ア・			17
			1		構				17
			2		動				2 0
					- 1	7		レス・バッファ	2 0
					- 2			タ・バッファ	2 0
					- 3			トロール・バッファ	2 0
					- 4			· · · · · · · · · · · · · · · · · · ·	2 4
					– 5			ット回路	2 4
								ク 「	2 4
					- 6			· シート/ INM 1 起動回四	2 9
					- 7				3 2
					- 8) S		
					- 9) S		3 2
								· ザ R A M ······	3 5
								129/9/7	3 5
								, レル I/O インターフェース	
								アル ^I /O インターフェース	
		3	-	2	-1	4	5	の 他	4 0

	3-3 バス信号	. 47
	3-4 動作モードの選択	. 54
	3-4-1 ラッピング端子による方法	5 4
	3-4-2 プラットホーム端子による方法	. 54
4.	. ソフトウェア·····	6 0
	4-1 構 成	6 0
	4-1-1 × € 1)	6 0
	4-1-2 I/O #	6 0
	4-1-3 ゼネラル・フロー	6 9
	4-2 機 能	7 1
	4-2-1 ニーモニックの定義	7 1
	4-2-2 I/O チャンネル	7 4
	4-3 コマンド	
	4-3-1 記述形式	7 9
	4-3-2 アーギュメント	8 0
	4-3-3 コマンド識別記号	
	4-3-4 ターミネータ	8 1
		0 1
5.	操作方法	8 4
	5-1 前 準 備	8 4
	5-1-1 動作モード	
	5-1-2 I/O 装置 ···································	8 4
	5-1-3 その他	8 5
		8 7
	5 - 2 モニタ・コマンド ····································	
	5-2-1 コマンド待ち	
	5 - 2 - 2 プログラムのロード	8 8
	5-2-3 プログラムのパンチ	
	5 - 2 - 4 メモリ・レジスタの内容表示	
	5-2-5 メモリ・レジスタの内容変更	
	5-2-6 メモリ・ブロックの表示	9.3

	5 - 2 - 7	ユーザ・レジスタの表示	9 4
	5 - 2 - 8	ユーザ・プログラムの実行	9 4
	5 - 2 - 9	ブレイク・ポイントの設定と解除	9 5
	5 - 2 - 10	ブレイク・ポイントの表示	9 6
	5 - 2 - 1 1	ブレイク・ポイントの全解除	9 7
	5 - 2 - 1 2	ステップ	98
	5 - 2 - 1 3	ト レ - ス ······	9 9
	5 - 2 - 1 4	表示モードの指定・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1 0 0
	5 - 2 - 1 5	ポート入力	103
	5 - 2 - 16	ポート出力	103
6.	規格 "		104
	一般規格・		104
	バス信号線 …		106
	ボード寸法・		1 0 8
付鉤	A SM-B-	- 80D モニタ ユーザ開放サブルーチン	109

1. 概 要

シャープ マイクロコンピュータ ボード SM-B-80D(LH-8H01 A/B)は、1 枚のプリント基板上にZ-80 CPU、PIO、CTCチップ、<math>OSRROM、RAM、ユーザ用 RAM、シリアル I/O インターフェース、パラレル I/O インターフェース等を塔載したものであり、それ自身でまとまったコンピュータ機能を有している。

SM-B-80DはZ-80マイクロコンピュータ・システムのプログラム開発用の簡易形サポート・ツールとして用意されたものであり、特にそのOS ROM領域にモニタROMを実装することにより、ユーザ・プログラムのデバッグを効果的に行うことができる。一方、本ボードは、OS ROM領域に制御用プログラムを実装することにより、直接に機器に組み込み使用できるようになっており、汎用性を考慮した種々の機能を有している。

Z-80 サポート・ボードとしては、本ボードの他にメモリ・ボードや汎用 $^{\rm I}/_{\rm O}$ インターフェース・ボードがあるが、これらのボードにより ${\rm SM-B}$ システム の拡張が容易に行えるように、ボード間でバス信号の共通化を図っている。

モニタ機能によりユーザ・プログラムのロード、パンチ、実行、デバッグ等を行うことができ、また レジデント・アセンブラやテキスト・エディタもモニタ管理下で使用することができる。 これらの場合の入出力装置として、TTYかRS -232C規格の装置を使用できるようになっているが、ユーザ側で別の入出力装置を定義し、それらをTTYと同じようにモニタで管理することもできる。

1-1 特 長

〈ハードウェア〉

- (1) Z-80 CPUチップを中心として構成した、ワン・ボード・コンピュータである。
- (2) ユーザRAMとして16ピン・タイプのRAMを使用しており、ソケット実装によりメモリ 容量を4 Kバイト、または 16 Kバイトにできる。

4 Kバイト実装製品: LH-8H01A、 16 Kバイト実装製品: LH-8H01B

- (3) OS ROMの容量は4Kバイトであり、1Kバイト単位に実装できる。
- (4) OS ROMとして、2708タイプ、または それとピン互換性のあるPROMを実装できる。
- (5) OS ROMとして $2 \, \text{K}$ バイト・モニタを用いることにより $2 \, \text{H}$ ・プログラムの実行、デバッグ等ができる。 ($2 \, \text{K}$ バイト モニタ オプション)

- (6) 256 バイトのOS用スクラッチ・パッドRAM(スタティック)
- (7) ユーザRAM、OS ROMのベース・アドレスを可変できる。
- (8) Z-80 PIOチップによる汎用パラレル I/O インターフェース (8ビットの I/O ポート、 2ビットの制御線 各 2 チャンネル)
- (9) Z-80 СТСチップによるカウンタ・タイマ機能 3チャンネル
- (10) ハードウェア割り込み入力 2本(ユーザ用NMI、ユーザ用INT)
- (11) シリアルI/O インターフェースには TTY、RS-232C規格装置を接続できる。
- (12) ボー・レートを可変できる。110、150、300、600、1200、2400、 4800、9600ボー
- (13) 電源投入後、または リセット後のプログラム開始番地を0000かE000のいずれかに 選択できる。
- (4) すべてのバス信号線はバッファを内蔵している。

〈ソフトウェア〉

2 Kバイト・モニタの特長(2 Kバイト・モニタ LH-8 S 0 3 はオプション)

- (1) モニタではデータの入出力を次のチャンネルのいずれかを用いて行う。
 - C I ……コンソール入力チャンネル
 - CO……コンソール出力チャンネル
 - O I ……オブジェクト入力チャンネル
 - OO……オブジェクト出力チャンネル
 - S I …… ソース入力チャンネル
 - S〇……ソース出力チャンネル
- (2) 通常シリアル $^{\rm I}$ / $_{\rm O}$ インターフェースのドライバ・ルーチンを上記チャンネルに割り当てる。 例 $^{\rm TTY}$
- (4) Z-80 CTCを用いて8種類のボー・レートを発生できる。
- (5) モニタ・コマンド 15種

1-2 機能概要

(1) オブジェクト・プログラムのロードLコマンド、インテル16進フォーマット

- (2) オブジェクト・プログラムのパンチ Pコマンド: インテル16進フォーマット
- (3) ユーザ・プログラムの実行 Gコマンド
- (4) ユーザ・プログラムのデバック
 ソフトウェア・ブレイク・ポイント: B、D、Kコマンド
 ユーザ・プログラムのトレース: Tコマンド
 ユーザ・プログラムのn命令実行: Sコマンド
 メモリ内容の表示と変更: スナップ・ショット
 ユーザCPUレジスタの表示: Rコマンド
 I/Oポートのテスト: I、Oコマンド
- (5) モニタで管理している入出力チャンネル (CI 、CO 、OI 、OO 、SI 、SO) としてユーザ側で定義した I/O ドライバ・ルーチンを使用できる。
- (6) モニタ・プログラム内の I/O ドライバ・ルーチンをユーザ・プログラム内で使用できる。
- (7) 汎用パラレル I/O インターフェース
 PIOのA、Bポート(データ線 8ビット×2 制御線 2ビット×2)
 ユーザ配線領域(16ピン DIP IC 4個実装可能)
 50ピン フラット・ケーブル用 コネクタ1
- (8) カウンタ/タイマCTC 1個使用、チャンネル1~3 ユーザ開放クロック入力: 2.4576MHz
- (9) リスタート・アドレス切換え機能

1-3 基本仕様

項 目	仕	様
CPU	Z-80 CPUチップ	
語 長	1 語 8ビット 命 令 8、16、 データ 8ビット アドレス 16ビット I ∕O アドレス 入力、出力	24、32ビット

項 目	仕	様
最小命令実行時間	8 ビット レジスタ間 1.63 µs 8 ビット レジスタ間	
CPU クロック	2.4576 MHz (水晶発振器 内蔵 但し、外部クロック 動作可能	
メモリ	6 4 Kバイト アクセス可能 (1 Kバイト = 1 0 2 OS ROM (1) 4 Kバイト(ソケ	4パイト)
	(3) 2708タイプの	4 Kバイト単位に可変 EPROM、またはそれとピン
	互換性のあるPRO OS RAM (1) 256バイト ス (2) アドレス固定 F ユーザ RAM (1) 16Kバイトまた	タティック RAM F00 (16)~FFFF(16)
	(16ピン ソケ	Kバイトどちらでも実装可能 ット 実装) 16 Kバイトまたは 4 Kバイ
I/O	パラレル I / O (Z - 80 P I O 1 個 8 ビット信号線 × 2 2 ビット制御線 × 2 (シェー	クハンド可能)
	 シリアル I/O (8251 1個使用) モニタで使用(シリアル・クロック カウンタ/タイマ(Z-80 CTC 1 チャンネル1 モニタで使用 チャンネル2~4 ユーザ開放 	

項	目	仕			様	
1/0 7 F V Z	ユーザ開放	0 0 (16) ~	C F (16			
		システム使用	D 0 (16) ~	D F (16		
		但し				
		D 0 P	IO #-	トA デ	- <i>9</i>	
		D 1 ······	" # -	トA ⊐	マンド	
		D 2 ······	" ポー	トB デ	- 9	
		D 3	″ ポー	トB コ	マンド	
	D 8 C	тс チャ	ンネル	1		
		D 9	"	"	2	
		D A	"	"	3	
		D B	"	"	4	
		D C U	АВТ	デー タ		
	D D	"	コマンド			
	D EW	システム	NMI制	御(N-DELAY)		
		R ボー・レート Eリセット				
		D FW	システム	NMI制	御(DELAY)	
	R	リーダ・	ステップ			
	システム・リザーブ	Е 0 (16	~ F	F (16)		
ボー・レート		ジャンパ線により8	レベル切換	中可能		
	110, 150, 30	0,600.	1200	, 2400, 4800, 9600		
					B aud	
インターフェース		パラレル I/O(コ	ネクタ J1)		
	PIA ポート出力 配線なし					
	ユーザ領域 16ピンIC 4個実装可能					
	シリアル I/O (コ	ネクタ J2)			
	T T Y (20 m			及び		
		R S - 2 3 2 C	規格			

項	目	性	
		バス(コネクタ J_3) すべての入出力信号は負論理とする	
		入力信号 TTL (標準又はLSタイプ) インターフェース 出力信号 TTL (標準タイプ) インターフェース	
電	源	+ 5 V ± 5 % 2. 2 A ma x + 1 2 V ± 5 % 4 5 0 mA ma x - 1 2 V ± 5 % 1 5 0 mA ma x	
動作	温度	0 ℃ ~ 5 0 ℃	
ボート	、寸 法	270×190×20 単位mm	
コネク	タ型格	$egin{array}{cccccccccccccccccccccccccccccccccccc$	
	70.0	J ₃ 100ピン コネクタ 3.175 mm ピッチ	

- J₁ HIF3-50P-2.54DS(ヒロセ)相当
- J₂ HIF3-26P-2.54DS(ヒロセ)相当
- J3 4800-100-135 (ケル)相当


2. システム構成

2-1 基本システム構成

ワン・ボード・コンピュータ SM-B-80Dは1枚のボードと、コンソール用 I/O 装置(例 T T Y)により、手軽にプログラム開発が行えるように用意されたものである。したがって、ボード上には、コンピュータ機能を実現するために必要なリソースは最小限塔載している。すなわち、C P U チップとその補助回路、O S 用のR O M や R A M (但し、O S 用 R O M はオプション)、ユーザ用のR A M、シリアル I/O インターフェースや、パラレル I/O インターフェース等がボド上に実装されており マイクロコンピュータとしての最小システムを構成している。一方 ボード上のメモリ容量、I/O インターフェースの能力だけでは不足する場合、ボード外部にアドレス、データ、コントロール等の拡張用のバス信号線を取り出せるような構成になっている。図 2-1は、S M-B-80Dと拡張用ボード(開発予定)からなるシステム構成図である。

通常 SM-B-80Dのコンソール用 I/O 装置として、TTYかRS-232C規格の装置で用いるが、これらはボード上のシリアル I/O インターフェースによって結線する。しかしながら、シリアル I/O インターフェース経由では低速であり不便な場合、SM-B-80D上か、またはボード外のパラレル I/O インターフェースを用いて高速 I/O 装置を動作させることも可能である。但し この場合には、その高速 I/O 装置に適合するインターフェース回路(ハードウェア)とドライバ・ルーチン(ソフトウェア)をユーザ側で用意しなければならない。

図 2 . 1 のシステム構成では、拡張用のメモリやパラレル I/O インターフェースはSM-B-8 0 D内のC P Uによってアクセスされる。SM-B システムでは、ボード内部のメモリや I/O インターフェースをボード外部からもアクセスできるように考慮されており、このような用途のために、データ・バスだけでなくアドレス・バスも双方向性としている。また、メモリや I/O 装置に対するコントロール信号(*MREQ、*IORQ、*MI、*RD、*WR、*RFSH)



(注) 目的のI/O 装置に合った回路を作製する。

図2.1 シャープ・マイクロコンピュータ·ボード(SM-B)システム構成

も双方向性となっている。この様子を図2・2に示す。このようにすることによって、SM-B-80 D内のメモリや I/O 装置(のバッファ)を外部CPUによってアクセスしたり、DM A 転送することが可能になり、SMB-80 D単独で使用する用途だけでなく、より大きいシステムが構成でき、システムの自由度が大きくなる。図2・2は、バス・マスタとなるボードを複数個使用し、その間にバス支配の優先レベルを設ける場合の方法を示したものであり、*BUSAKをデージー・チェーン接続にすればよい。

2-2 メモリ・マップ


SM-B-80Dのメモリは ①ユーザRAM ②OS ROM ③OS RAMにより構成されている。Z-80 CPUチップは64K(1K=1024)のメモリ・アドレスを指定できるが、①~③のメモリはこのメモリ・アドレス領域内での指定アドレスが決まっている。以下、これら①~③のメモリのアドレス配分について説明する。

ユーザRAM

ューザRAMは16ピン・タイプのダイナミックRAMを8個使用しており、ボード上のプログラム・ジャンパK3の切換えにより 4Kビット(4027相当)、16Kビット(4116相当)いずれのタイプのメモリも使用できる。したがって、ボード上のメモリ容量は4Kバイトか16Kバイトである。SM-B-80Dでは、ユーザRAM、OS ROM共にそのベース・アドレスはボード上のプログラム・ジャンパの配線によって変更できるようになっている。ベース・アドレスは、4Kバイトの場合(LH-8H01A)、64Kバイトを16等分することによって求められ、16Kバイトの場合は(LH-8H01B)4等分することによって求められる。この様子を図2・3のメモリ・マップに示す。すなわち4Kバイトの場合、そのベース・アドレスは、0000、1000、2000、………、E000、F000であり、16Kバイトの場合、0000、4000、8000、C000のいずれかに設定可能である。

OS ROM

OS ROMのメモリ容量は 4 Kバイトであり、そのベース・アドレスは 4 Kバイトのユーザ RAMの場合とまったく同じように設定できる。しかしながら、OS ROMとしてモニタ用R OMを使用する場合、そのベース・アドレスは E 0 0 0 としなければならない。SM-B-80 D では OS ROMとして、2708タイプの E PROMを使用することを前提としており、4 K バイトのメモリ領域はさらに 1 Kバイト単位に分割される。 4 個の E PROMに配分されるメモリ・アドレスは OS ROMのベース・アドレスが決まると 1 Kバイト単位に自動的に決定する.



(注) バス・マスタとなるボードとしては、例えばユーザ側で 作製した CPUボードやDMAボードがある。

図2.2 バス共用の結線法




図2.3 メモリ・マップ

OS RAM

OS RAMのメモリ容量は 256 バイトであり、 そのベース・アドレスはハードウェアで固定しており、 FF 0 0 である。 OS RAMはモニタ・プログラムのスクラッチ・バッド・メモリとして用意されており、モニタ用 ROM 実装時には、 通常この領域をユーザ側で使用してはならない。

SM-B-80Dをプログラム開発用途に使用する場合、通常、ボード上のユーザRAMのベース・アドレスは0000とし、OS ROMのベース・アドレスはE000とする。ユーザRAM M 領域には、レジデント・アセンブラやテキスト・エディタ、あるいは、ユーザ・プログラムをロードする。(レジデント・アセンブラ LH-8S01,テキスト・エディタ LH-8S02はオプション)なお、(1)~(3)のメモリや、拡張用メモリのアドレス配分において、互いにその領域が重複するような使用をしてはならない。

2-3 リスタートとNMI制御

Z-80 CPUではリスタート・アドレス(リセット終了後のプログラム開始アドレス)は 0 0 0 であり、NMI(Non Maskable Interrupt)の処理開始アドレスは 0 0 6 6 である。 SM-B-80 Dでは通常モニタ管理下でユーザ・プログラムの実行、デバッグ等を行うために、 これらの処理開始アドレスを変更し、各々、E 0 0 0 、E 0 6 6 としている。

リスタートが問題となるのは、SM-B-80Dへの電源投入後、及びボード上のリセット・スイッチ SW_1 を投入した場合であるが、いずれの場合もリスタート・アドレスをE000 に強制的にすることにより、プログラムはモニタ・ルーチンから実行を開始する。但し、この動作が行われるのは、スイッチ SW_2 をE側に倒した場合であり、0 側に倒した場合はリスタート・アドレスは 0000 となる。

SM-B-80 Dではモニタ・プログラム内でもNMIを使用しており、ユーザ・プログラム内でNMIを使用する場合と区別する必要がある。この区別はNMIの処理開始アドレスをモニタ・プログラムとユーザ・プログラム間で切換えることによって行っている。モニタNMIの処理開始アドレスはE066であり、ユーザNMIの処理開始アドレスは0066である。図2.4 にリスタート・アドレスとNMI処理アドレスの制御の考え方を、また、図2.5 にそのメモリ・マップを示す。図2.4 において、*NMIUは、ユーザ用NMIのバス信号線であり、ユーザに開放されているものである。*NMIDはモニタで使用しているNMI信号である。ポート・アドレス DE または、DFに対する出力命令によって*NMIDとMNTR信号が出力し




図2.4 リスタート・アドレスと NMI 処理アドレスの制御





図2.5 NMIメモリ・マップ

プログラム制御はE066に移る。なおモニタ用NMIの制御においてはスイッチSW $_2$ の状態は関係しない。一方、電源投入後、または、SW $_1$ オン時には、SW $_2$ がE側にある場合に限り MNTR信号が出力する。詳細は 3.2.6 参照。

2-4 INT割り込み

図 2.6 は、S M B - 8 0 D内における I N T 関係の信号線を示したものである。モニタ・プログラム内では、C P U の I N T 信号は使用しておらず、本ボードでは I N T 割り込みの使用はすべてユーザ側に委せられている。図において、C T C のチャンネル 0 はボー・レート発振器用として、S M B - 8 0 D内で使用されているのでユーザ側での使用はできない。このため、チャンネル 0 からの割り込みはモニタ・プログラムによりマスクされている。図からもわかるように、S M B - 8 0 Dでは I N T 割り込みはモード 2 での使用を前堤としており、C T C のチャンネル 1、2、3、P I O のポート A、B の順にデージー・チェーン接続になっている。また、P I O の I E O 出力はボード外部へ取り出せるようになっており、図のように外部 I/O インターフェースもデージー・チェーン接続にできる。この場合の割り込み優先順位は次のようになる。



INT割り込みをモード 2 で使用する場合、次の点に留意しなければならない。まず、電源投入後やリセット後では CPUの INT割り込みはモード 0 になっているので、モード 2 にプログラムしなければならない。さらに、各 INT割り込みの開始アドレス(下位バイト)を与えるポインタを指定するために、CPUの I ν ジスタと CTC、PI O 等の各コントロール・ ν ジスタにベクタをロードしなければならない。

SM-B-80 Dでは、上記のモード 2以外にモード 0 やモード 1 の割り込みを使用することも可能であるが、これは C P Uに I N T 割り込みのモードを指示することによって行う。シリアル・インターフェースの 8 2 5 1 から割り込みをかけることもできるが、これは通常ジャンパ線 K_1 により動作しないようにしている。




図2.6 INT 割り込みとデージー・チェーン

3. ハードウェア

3-1 構 成

SM-B-80DはZ-80 CPU チップを中心として、図に示すように 1 3 のブロックにより構成されている。

アドレス・バッファは CPUから出力するアドレス信号をまずバッファし、ボード内の各ブロク、及びボード外部へ供給する。アドレス・バッファを双方向性とすることにより、ボード外部から内部のメモリや I/O バッファをアクセスできるようになっている(これは DMA 転送やマルチ CPU のときに用いる)。


データ・バッファはデータの双方向性バッファ、及び レシーバとドライバの制御回路により構成される。レシーバは通常ディスエーブルになっており、レシーバの制御は外部制御信号 *RENBによってのみ可能となる。ドライバは SM-B-80 D内のメモリか I/O インターフェースが読み出された場合にイネーブルになり、外部に対してデータを出力する。なお、ドライバは外部制御信号 *DDIS によっても制御可能である。

コントロール・バッファは2つに分かれる。一方はCPUへの制御入力に対するバッファであり、*WAIT、*BUSRQ、*NMIU、*INTU信号をバッファする。他方はCPUからの制御出力に対するバッファである。制御出力のうち*HALT、*BUSAKは出力専用でありボード自身の状態を表わす。*MREQ、*IORQ、*RD、*WR、*MI、*RFSHに対するバッファは双方向性であり、ボード外からこれらの制御線を使用できるようになっている。

クロック発振器は水晶発振回路とバッファから成り、CPU、ボード内の各部、及び ボード 外部へクロックを供給している。クロックは外部から供給することもできる。

リセット回路はCPU、及び 各部へのリセット信号を作成する回路であり、パワー・オン・リスタート回路とマニュアル・リセット回路から成る。マスタ・リセット信号*MRESETは双方向性であり、外部からもSM-B-80 Dをリセットできる。

リスタート/NMI起動回路は 2 つの機能を有している。一方はパワ・オン・リスタートやマニュアル・リセットやモニタでの N MIの使用時に、アドレスの上位 3 ビット(A $B_{15}\sim_{13}$)を強制的に 1 にする信号 MNTR を作成する回路であり、他方はモニタ・ルーチンで使用する N M



I 信号(*NMID)を作成する回路である。モニターのトレース、ステップ、ブレイク・ポイントの各コマンドではNMI信号を使用している。

アドレス・デコータはメモリ・アドレス・デコーダと I/O ポート・アドレス・デコーダに分類できる。メモリ・アドレス・デコーダは OS、ROM、OS、RAM、ユーザRAMの各選択信号を作成し、 I/O ポート・アドレス・デコーダはカウンタ/タイマ、パラレル I/O インターフェース、シリアル I/O インターフェース、ボードのステータスやコマンド・ビットの各選択信号を作成する。

OS ROMのメモリ容量は 4 Kバイトであり、 1 Kバイト単位にソケット実装ができる。通常ROMとしては 2 7 0 8 タイプのE PROMを使用するが、 2 7 0 8 とピン互換性のある PROMを実装できるように電源ラインを考慮してある。モニタを用いる通常の使用法では、モニタ用EPROMをソケット # 1、 # 2 に実装する。(モニタ LH-8 S 0 3 はオプション)

OS RAMのアドレスは固定しており、FF00~FFFFの範囲の256バイトである。 OS RAMとしては、2111タイプのスタティックRAM(18ピン256×4ビット)を2個使用する。

ユーザRAMは16ピン・タイプのダイナミックRAMとRAS/CAS切換え回路、及びデータ・バッファから成る。ダイナミックRAMは4Kビット(4027相当)、16Kビット(4116相当)いずれのタイプでも使用できるようにソケット実装になっている。

カウンタ/タイマ回路は、CTCチップとボー・レート設定回路から成る。ボー・レート設定回路は3ビットのプログラム・ジャンパにより8種類のボー・レートを設定できる。CTCはチャンネル0をモニタで使用している。チャンネル0をタイマ・モードで使用することにより、UART用のボー・レート・クロックを作成しているが、ボー・レートの選定は既述の3ビットのジャンパの状態をプログラムにより読み込むことにより行う。

パラレル I/O インターフェースは P I Oチップとユーザ領域、及び インターフェース用 50 ピン・コネクタから成る。 P I OのA、 Bポート入出力は何も配線されていない。 P I Oを どのように使用するかはユーザ側に委されている。ユーザ領域は、 16 ピンのD I P I C を 4 個実装できる。

シリアル I/O インターフェースは UART(8251 相当)と、TTY 及び RS-2 32C インターフェース回路により構成されている。 UART に対するシリアル・クロックは 既述のようにCTC のチャンネル 0 から供給しているが、外部からシリアル・クロックを供給することもできる。

3-2 動 作

図 3.2 にアドレス・バッファの回路図を示す。 U_{57} ~ U_{60} は双方向性バッファ 8 T 2 6 である。アドレス信号のうち、ビット 0 ~ 1 1 とビット 1 2 ~ 1 5 の動作は異なる。

アドレス信号 $A_0 \sim A_{11}$ は *BUSAK = Hのときバス信号 $*A_0 \sim A_{11}$ として 外部へ出力する。また、 $U_{57} \sim U_{59}$ のレシーバは常にイネーブルになっており、ドライバの出力信号、または 外部からの入力信号はレシーバを経てボード内の各部に供給される。*BUSAK = Lのときドライバ出力はトライ・ステートになるが、外部からはアドレス信号を供給できる。

アドレス信号 $A_{12}\sim A_{15}$ は図に示すように、CPUの出力とレシーバの出力をワイアドORにしてボード内各部に供給している。 U_{60} において、ドライバとレシーバは*BUSAKにより制御されており、*BUSAK=Hのときレシーバ出力がトライ・ステートになり、*BUSAK=Lのときドライバ出力がトライ・ステートになる。ボード内の各部に供給されるアドレス信号 $AB_0\sim AB_{15}$ は正論理となっており、リスタート/NMI起動回路の出力信号 MNTRが Hレベルのとき $AB_{13}\sim AB_{15}$ は強制的に 1になる。

3-2-2 データ・バッファ

図 3.3 にデータ・バッファの回路図を示す。 U_{62} 、 U_{63} は双方向性バッファ 8 T 2 6 である。

 U_{62} 、 $_{63}$ のレシーバはバス信号線*RENBによって制御され、通常レシーバはデイスエーブルされている。*RENB=Lのときレシーバはイネーブルになりボード外部からデータを入力できる。

 U_{62} 、 $_{63}$ のドライバはバス信号線*DDIS、または 内部ドライバ制御信号により制御される。ドライバがイネーブルになる条件は、*DDIS=H、かつ 内部ドライバ制御信号=H のときであり、さらに内部ドライバ制御信号がHレベルとなるのは次のいずれかの場合である。

- ① $*MREQか*IORQがLレベルであり、かつ、<math>*M_1$ 、*BUSAK、*RDがいずれもHレベルのとき。
- ② RFSH=H、かつ *RD=L、かつ *MREQ=Lであり、SM-B-80D上のいずれかのメモリがアクセスされたとき。

3-2-3 コントロール・バッファ

図 3.4 にコントロール・バッファの回路図を示す。U₆₁、U₆₄は単方向バッファ8 T 9 7




図3。2 アドレス・バッファ




図3.3 データ・バッファ




図3。4 コントロール・バッファ

である。

HALT命令の実行の結果、CPUがホルト状態になると*HALT=Lとなり、LEDが点灯する。また、CPUが*BUSRQを受け付けると*BUSAK=Lとなり、U $_{61}$ の出力はトライ・ステートとなってCPU側からの制御出力信号*MREQ、*IORQ、*RD、*WR、*M1、*RFSHはフローティング状態となる。U $_{64}$ は常にイネーブルになっているので、CPU側からの制御信号がフローティング状態となっている場合、ボード外部からこれらの信号を入力することもできる。

3-2-4 クロック発振器

図 3.5 にクロック発振器の回路図を示す。基本発振周波数は 4.9 1 5 2 MHz であり、SM-B-8 0 Dでは 2 分周した 2.4 5 7 6 MHz を使用している。

3-2-5 リセット回路

図 3.6 にリセット回路の回路図を示す。 U_{44} はシュミット・トリガのNANDである。このNANDの入力のうち、一方はパワー・オン・リセット回路の出力に接続し他方はマニュアル・リセット回路の出力に接続している。パワー・オン・リセット回路の時定数 CRにより、SM-B-80 Dでは電源投入後約100 ms の間 *MRESET はL レベルになりボード内の各部のイニシャライズを行う。マニュアル・リセット回路の時定数 CR により *MRESET は約 $15\mu s$ の間負方向のリセット・パルスとなりボード内各部のイニシャライズを行う。なお、このリセット回路によりイニシャライズされる素子として、CPU、PIO、CTC、8251等がある。バス信号として出力している *MRESET は図のようにオープン・コレクタを用いているので入力信号とすることも可能であり、外部からこのボードをリセットする用途に用いられる。CPU のリセット中は CPU からリフレッシュ・アドレスは出力しないので、外部から SM-B-80 Dをリセットする場合、*MRESET のパルス巾を余り大きくするとボード内部のダイナミックRAMの情報が消滅する可能性がある。図3.7 にリセットのタイミングを示す。

3-2-6 リスタート/NMI起動回路

図 3.8 にリスタート/NMI起動回路の回路図を示す。この回路の出力はMNTRと**NMI Dである。MNTRはアドレスの上位 3 ビットを強制的に 1 にする信号でありアドレス・バッファに入力している。**NMI Dはモニタ・ルーチンにおいて制御されており、モニタ・コマンドのステップ、トレース、ブレイク・ポイントにおいて使用される。




図3.5 クロック発振器





図3.6 リセット回路






図3.7 リセット/リスタート タイミング




図3.8 リスタート/NMI 起動回路

この回路は機能的に 3 つのブロックに分かれる。図 3 . 8 において上段の 5 個の D 型フリップ・フロップは、ポート・アドレス D F に対する出力命令から 5 M_1 サイクル後に *N M I D と M N T R を出力する回路である。中段の 1 個の D 型フリップ・フロップはポート・アドレス D E に対する出力命令により *N M I D と M N T R を出力する回路である。下段の 1 個の D 型フリップ・フロップはリセット直後に M N T R を出力する回路であり、この動作は X スクッチ X S X ない X に対するとのか有効である。なお、このフリップ・フロップでは X W Y に関係なく外部信号 **D E B U G により M X T R を出力することもできる。 X N M Y D と M Y T R 信号は一度出力すると次に上述の X D 型 フリップ・フロップをリセットするまで 保持されており、これらのフリップ・フロップのリセットは X スタ・リセット信号 か、または、ポート・アドレス D E に対する読み出し命令によって行う。図 X 3 ・9 にリスタート X N M X 起動回路のタイミングを示す。

3-2-7 アドレス・デコーダ

図3.10 にアドレス・デコーダの回路図を示す。 U_{33} 、 U_{35} はデコーダ 7 4 1 3 9 であり、 U_4 、 U_6 はデコーダ 7 4 1 5 5 である。

 U_{33} の入力はアドレスの上位 4 ビットであり、この 4 ビットをデコードすることにより、 OS ROM、ユーザRAMに対する 4 Kバイト境界のベース・アドレスを作成する。 U_{33} の出力 1 Y $_0$ ~ 2 Y $_3$ が L レベルとなるのは次の場合である。この表より


	1 Y ₀	1 Y ₁	1 Y ₂	1 Y ₃	2 Y ₀	2 Y 1	2 Y ₂	2 Y ₃
A B 15	×	×	×	×	0	0	1	1
A B 14	×	×	×	×	0	1	0	1
A B 13	0	0	1	1	×	×	×	×
A B 12	0	1	0	1	×	×	×	×

出力がLレベルとなる組合せ \times 印は1、0いずれでもよい

ユーザ R A M の ベース・アドレスを 0 0 0 0 にする場合には 1 Y_0 、 2 Y_0 を U_{36} の入力とすればよいことがわかる。同様に O S R O M O ベース・アドレスを E 0 0 0 にする場合には、 1 Y_2 、 2 Y_3 を U_{37} の入力とすればよい。

OS ROMは 4 Kバイトをさらに 1 Kバイト単位に分割しており、このアドレス・デコードは A B₁₁、A B₁₀を U₃₅に加えることによって行う。

OS RAMのデコードはAB₁₅ \sim AB₈ を直接 8 入力NANDに加えることによって行う。 したがって、OS RAMの割り当てアドレスは固定であり、FF00 \sim FFFFである。



-29-




図3.10 アドレス・デコーダ

 U_4 、 U_6 はポート・アドレスのデコーダであり、各出力信号がLレベルになる条件を次の表に示す。 表で×印の個所は 0、 1 いずれでもよいことを示しているが、PIO、 CTC、UART を選択する場合、これらの×印の信号は各デバイス側では確定している。


	*PIO	*CTC	*UART	*WRDE	*WRDF	*RDDE	*RDDF
A B 7	1	1	1	1	1	1	1
A B 6	1	1	1	1	1	1	1
A B 5	0	0	0	0	0	0	0
A B 4	1	1	1	1	1	1	1
A B 3	0	1	1	1	1	1	1
AB ₂	0	0	1	1	1	1	1
AB ₁	×	· ×	0	1	1	1	1
AB ₀	×	×	×	0	1	0	1
*IORQ	×	×	×	0	0	0	0
* R D	×	×	×	1	1	0	0
*WR	×	×	×	0	0	1	1

3-2-8 OS ROM

OS ROMはソケットにより実装し、27089イプのEPROMを最大4個まで装着できる。各EPROMは、アドレス・デコーダの出力信号 $*ROM_1 \sim ROM_4$ によって選択される。OS ROMとしてEPROMの代りに、2708とピン互換性のあるバイポーラPROMを実装することもできるが、この場合、 K_3 によって電源線を一部変更しなければならない。(表 3. 10 参照) バイポーラPROMの例 LH-7055。

3-2-9 OS RAM

OS RAMとして 2 1 1 1 9 イプのスタティックRAMを 2 個使用している。このタイプのメモリは 2 5 6 × 4 ビットの構成である。OS RAMの選択信号である*OS RAM SE L はアドレス FF 0 0 ~ FF FF の範囲で Lレベルになり、これをメモリの*CE 1 端子に印加している。また、メモリの*CE 2 端子には*MREQ、*R/W端子には*WR、OD端子には*RD信号を印加している。



🗵 3. 11 OS ROM




図3.12 OS RAM

3-2-10 ユーザRAM

図 3 . 1 3 にユーザRAMの回路図を示す。 U_{16} 、 U_{31} はデータ・マルチプレクサ7 4 1 5 7 であり、 U_{14} は単方向バッファ 8 T 9 7 である。 $U_{23} \sim U_{30}$ は 1 6 ピン・タイプのダイナミック RAMであり、4 0 2 7 相当か 4 1 1 6 相当のメモリを実装できる。 $U_{23} \sim U_{30}$ はソケットにより実装する。

 U_{16} と U_{31} は 1 6 ピンRAMのロー (Row) アドレスとコラム (Column) アドレスの切り 換えを行っており、その切り換えタイミングは U_{50} の遅延時間を利用して行う。 4 KRAM (4 0 2 7 相当) ではロー・アドレスとコラム・アドレスは各々 6 ビットであるのに対し、 1 6 KRAM (4 1 1 6 相当) ではそれらは各々 7 ビットである。そのため、 K_3 のジャンパ線によって 6 ビットと 7 ビットの切り換えを行っている。

 U_{14} 、 U_{15} はダイナミックRAMの入出力端子を分離するために用いており、イネーブルになる条件は RAM SELがHレベル、かつ*RD=Lのときである。

3-2-11 カウンタ/タイマ

図3.14 にカウンタ/タイマの回路図を示す。 U_{40} はZ=80 CTCであり、 U_{11} は単方向バッファ8 T 9 7 である。

CTCは4 チャンネルのカウンタ/タイマ回路であり、各チャンネルのポート・アドレスは次のようになっている。 3.2.8 の表の*CTCの項参照。

チャンネル 0 D8

チャンネル1 D9

チャンネル2 DA

チャンネル3 DB

モニタではチャンネル 0 をタイマ・モードで使用しており、基本クロックは CPU に供給する クロックと同じ周波数 2.4576 MHz としている。シリアル・クロック (SER CLK)は




図3.13 ユーザ RAM





図3.14 カウンタ/タイマ

ボー・レートに応じてこのクロックを分周することによって得ている。

図の K_1 、 U_{11} はボー・レートとモニタ管理の拡張 I_{O} ドライバの指定に用いるものである。プログラム・ジャンパ K_1 の状態はポート・アドレスDEに対する入力命令によりアキュムレータ A に読み込まれる。この場合、アキュムレータ A の内容は次の意味を持っている。ここでモニタ管理の拡張 I_{O} ドライバとは、SM-B-80 Dのデータの入出力形式であるCI、CO、SI、SO、OI、OOに対する I_{O} 装置もユーザ側で定義した場合を指す。これらユーザ拡張



の I/O 装置のドライバ・ルーチンをOS ROMの#2、#3に置き、上図アキュムレータA のビット7を0にすることにより、I/O 装置をモニタ管理下に置くことができる。この動作については、4.2.2 I/O チャンネルの項において説明する。(K_1 の端子7-10 を接続すると、ポートDEに対する入力命令を実行するとアキュムレータのビット7は0になる。)

3-2-12 パラレル I/O インターフェース

図3.15 はパラレル I/Oインターフェースの回路図である。 U_{51} はZ80 PIOである。 PIOは汎用の I/O インターフェース用LSIであり、 S_{51} は S_{52} を S_{53} を S_{54} の S_{54} の S_{54} の S_{55} の

PIOには 4 個の 8 ビット・レジスタがあるが、これらに対するアドレスは次のように決まっている。 3.2.8 の表の * PIOの 項参照。

PIO
$$A$$
ポート データ・レジスタ D_0 A ポート コントロール・レジスタ D_1 B ポート データ・レジスタ D_2 B ポート コントロール・レジスタ D_3

 $PIOのM_1$ 端子には $*MRSTE*M_1$ のAND信号を印加しているが、これは M_1 端子によりPIOのイニシャライズを行うためである。




図3.15 パラレル I/O インターフェース

図 3.14 、図 3.15 の U_{48} 、 U_{56} により CTC 、PIO のデージー・チェーンを行っている。 PIO 各入出力信号線については、"Z-80-PIO テクニカル マニュアル"を参照のこと。

3 - 2 - 13 9 - 2 - 13 9 - 2 - 2 - 2

図3.16にシリアル I_{O} インターフェースの回路図を示す。 U_{10} はUSART (Unive-rsal Synchronous Asynchronous Receiver Transmitter) 8251であり、 U_{8} はライン・ドライバ75188、 U_{9} はライン・レシーバ75189である。

8 2 5 1 はパラレル・データとシリアル・データの変換機能を有しているが、その動作についての説明は省略する。シリアル I/O 装置としては、 $20\,\mathrm{mA}$ 電流ループのTTYとRS-23 $2\,\mathrm{C}$ 規模の I/O 装置が接続できるようになっている。 $SM-B-80\,\mathrm{D}$ ではTTY用として U_2 、 U_9 により電流ドライブのインターフェースを構成しており、 $RS-232\,\mathrm{C}$ 規格の装置用として U_8 、 U_9 により電圧ドライブのインターフェースを構成している。

8251に対するポート・アドレスは次のように決まっている。

UART データ・レジスタ DC (注) コマンド・レジスタ DD

 U_{13} はリーダ制御用のフリップ・フロップであり、この出力はポート・アドレス DF に対する入力命令によりセットされ、シリアル・データのL レベル(リーダから読み込まれたデータのスタート・ビット)によってリセットする。

シリアル I/O インターフェースはフラット・ケーブル用コネクタ J_2 を介して行う。各インターフェース信号線の信号名、端子番号、信号説明を次の表にまとめる。(注)本マニュアルでは USARTeUARTと略している。

3-2-14 その他

SM-B-80 Dのその他の回路を図 3.17、図 3.18に示す。図 3.17は Z-80 CPUの各信号線である。図 3.18はボードの電源回路図である。

図3.19はSM-B-80 Dの部品実装図であり、表3.1は対応する部品構成リストである。




図3.16 シリアル I/O インターフェース




図3.17 Z-80 CPU 信号線




図3.18 電源線




表3.1 SM-B-80D 主要部品構成リスト

	表3.	$1 \qquad S M - B - 8$	0 D	主要部品構成リス	スト	
	番号	I C	番号	I C	番号	抵 抗
	U ₁	LH-0081(PIO)	U ₄₈	SN74LS08N	R ₂₆	3 kΩ 1/4 W
	U ₂	SN 7 5 4 5 4 BP	U ₄₉	SN74LS32N	R ₂₇	10 kΩ 1/4W
	U ₃	SN75454BP	U50	SN7404N	R ₂₈	3 kΩ 1/4W
	U ₄	SN74LS155N	U ₅₁	SN74LS04N	R29	3 kΩ 1/4W
	IJ ₅	SN74LS00N	U ₅₂	SN74LS74AN	R30	3 k \O 1/4W
	U ₆	SN74LS155N	U ₅₃	SN74LS74AN	R ₃₁	3 kΩ 1/4W
	U ₇	SN74LS32N	U ₅₄	SN74LS74AN	R ₃₂	3 kΩ 1/4W
	U ₈	SN 7 5 1 8 8 N	U55	SN74LS74AN	R33	3 kΩ 1/4W
	U ₉	SN 7 5 1 8 9 N	U ₅₆	SN74367AN	R ₃₄	3 kΩ 1/4W
	U10	i P8251 (UART)	U57	MC 8T 2 6 P	R35	3 kΩ 1/4W
	U ₁₁	SN74367AN	U ₅₈	MC 8 T 2 6 P	R ₃₆	3 kΩ 1/4W
	U ₁₂	SN74LS04N	U ₅₉	MC 8 T 2 6 P	R37	1 kΩ 1/4W
	IJ ₁₃	SN74LS74AN	U ₆₀	MC 8 T 2 6 P	R ₃₈	3 kΩ 1/4W
	U ₁₄	SN7 4 3 6 7 AN	U ₆₁	SN74367AN	R39	3 kΩ 1/4W
	U ₁₅	SN 7 4 3 6 7 AN	U ₆₂	MC 8 T 2 6 P	R40	2 2 Ω 1W
	U ₁₆	SN74LS157N	U ₆₃	MC8T26P		
1	U ₁₇	LH-2111A4	U ₆₄	SN 7 4 3 6 7 AN	番号	コンデンサ
	U ₁₈	LH-2111A4	U ₆₅	SN74LS03N	Cı	セラミック 10PF
	U ₁₉	LH-2708	U66	MC 7 9 0 5 CP	C ₂	セラミック 10000PF
	U ₂₀	LH-2708	U ₆₇	SN74LS00N	C ₃	タンタル 0.1μF
	U_{21}	(LH-2708)			C ₄	アルミ電解 4 7μF
	U_{22}	(LH-2708)	番号	抵 抗	C ₅	アルミ電解 47μF
	U_{23}	LH-4027-3	R ₁	220Ω 1/4W	C ₆	アルミ電解 47μF
	U24	LH-4 0 2 7 - 3	R ₂	3 kΩ 1/4W	C ₇	アルミ電解 4 7μF
	U ₂₅	LH-4 0 2 7-3	R ₃	47Ω 1/4W	C ₈	セラミック 1000 PF
	U_{26}	LH-4027-3	R ₄	47Ω 1/4W	C ₉	セラミック 1000PF
	U ₂₇	LH-4027-3	R ₅	47Ω 1/4W	C ₁₀	アルミ電解 47μF
	U ₂₈	LH-4 027-3	R ₆	2 2 0 Ω 1/4W	C ₁₁	タンタル 0.22μF
	U ₂₉	LH-4027-3	R ₇	3 kΩ 1/4 W	1	}
	U_{30}	LH-4027-3	R ₈	3 kΩ 1/4 W	C ₅₁	″ 0.22 μF
	U_{31}	SN74LS157	R ₉	220Ω 1/4W		
	U_{32}	SN74LS30N	R ₁₀	3 kΩ 1/4W	番号	その他
	U_{33}	SN74LS139N	R11	3 kΩ 1/4W	D_1	ダイオード 1 S 2 0 7 5 K
	U ₃₄	SN7404N	R ₁₂	3 kΩ 1/4 W	D_2	LED GL-5AR1
	U_{35}	SN74LS139N	R ₁₃	3 kΩ 1/4 W	Jı	H1F3-50P-2.54DS
	U_{36}	SN 7 4 L S 0 2 N	R ₁₄	3 kΩ 1/4W	J_2	H1F3-26P-2:54DS
	U_{37}	SN7 4 L S 3 2 N	R ₁₅	3 kΩ 1/4 W	K ₁	プラット・ホーム DIS02-016-402
	U_{38}	SN74LS04N	R ₁₆	3 k Ω 1/4 W	K ₂	DIS02-016-402
	U 39	SN74LS00N	R ₁₇	3 kΩ 1/4W	K ₃	DIS02-016-402
	U_{40}	LH-0082(CTC)	R ₁₈	8 2 0 Ω 1/4W	SW ₁	TAT T TAT T O O T. IF
	U_{41}	LH-0080(CPU)	R ₁₉	8 2 0 Ω 1/4W	SW ₂	スイッチ MTM106D-R
	U ₄₂	SN74LS10N	R ₂₀	2 kΩ 1/4W	P ₁	チェック端子
	U_{43}	SN74LS00N	R ₂₁	2kΩ 1/4W	1	
	U_{44}	SN74LS132N	R ₂₂	1 kΩ 1/4W	P ₉	チェック端子
	U_{45}	SN 7 4 0 4 N	R ₂₃	3 kΩ 1/4W	XT	水晶振動子 4.9 1 5 2MH z
	U_{46}	SN74LS32N	R ₂₄	3 kΩ 1/4W		
	U_{47}	SN74LS02N	R ₂₅	3 3 0 Ω 1/4W		

(注1) U₁, U₁₉~U₃₀, U₄₀, U₄₁ は I Cソケット実装 (注2)

 U_{21} , U_{22} はオプション


(± 3) $U_{23} \sim U_{30}$ LH-4027-3 (LH-8H01A) LH-4116-3 (LH-8H01B)

(注4) K₁~ K₃ は I Cソケット 実装

(注5) 実際の製品では各部品は 相当品に変更する場合が ある。

シリアル I/O インターフェイス 信号線説明

信 号 名	J ₂ 番号	信 号 説 明
GND	1 13	接 地 線
R S (+)	6	リーダ・ステップ リーダ・オン時に R S(+)、R S(-)を通じて電流
RS(-)	1 6	が流れる。(+12Vで直列抵抗94Ω)
CARRIER	1 5	20mASEND信号と同一信号。20mASEND端子開放時は本
DETECT		端子は+12Vである。電流ルーブ使用の場合、UARTの送信デー
		タありの状態 (スペース)で Hレベル、なしの状態 (マーク)でLレ(注1)
		(注1) ベルとなる。
20 mA SEND	2 4	20mA電流ループでTTY(ASR-33)を使用する場合、本信
20 mA SEND RET	25	号を用いる。 ŮARTの送信データがマークの状態でループ電流オン。
		スペースの状態でループ電流オフとなる。
20mA REC	22	20 mA 電流ループでTTY (ASR-33)を使用する場合 本信
20mA REC RET	23	号を用いる。TTYからの送信データがマークの状態で端子22はL
		レベルに、スペースの状態でHレベルになっている。
TRANS DATA	3	RS-232C規格で、端末装置からデータが送られてくる場合に用
		いる入力端子。受信データがマークの状態でLレベルに、スベースの
		状態でHレベルになっている。
REC DATA	5	RS-232C規格で端末装置へデータを送る場合に用いる出力端子。
		送信データがマークの状態でLレベルに、スベースの状態でHレベル
		になっている。
DSR	11	UARTのDTR信号の反転信号。RS-232C規格。出力。
(Data Set Ready)		UART(8251)のコマンド ビット1をセットするとDTR
		= 0 となる。
CTS	9	UARTのRTS信号の反転信号。RS-232C規格。出力。
(Clear To Send)		$UART$ のコマンド ビット5をセットすると $\overline{RTS} = 0$ となる。
DTR	1 4	本信号の反転信号がUARTのDSRに等しい。RS-232C規格。
(Data Term Ready)		入力。UARTのDSRをLレベルにするとステータス ビット7が
		セットされる。
RTS	7	ボード上のチェック端子(記号TTY)の結線状態により動作が異なる。
Request To		TTY A-C結線;RTS信号 無効
Send		A-B結線;RTSの反転信号=UARTのCTS
		本信号はRS-232C規格で 入力信号である。
		なお、UARTのCTS信号はCTS=Lでデータ送信可能。
		CTS=Hでデータ送信不可(但し コマンド Tx EN=1とする)



3-3 バス信号

SM-B-80Dに入出力するバス信号線の一般仕様を次に示す。

一般仕様

(1) 信号の論理

データ

負論理

アドレス

負論理

制御線

負論理

但し、デージー・チェーン制御線(IEI、IEO)は正論

理とする。

(2) 信号のレベル

入力信号 TTLコンパティブル

出力信号 TTLコンパティブル

バス信号線の機能説明を表3.2に、また、バス信号一覧表を表3.3に示す。

信号名	端子番号	機能説明	信号方向
+ 5 V	1. 2. 3. 51.52.53	電源+ 5 V	入力
+ 1 2 V	5. 55	電源+12V	入力
*CK/TG1	6	ClocK/TriGger 1 この信号の反転信号が、 Z-80 CTCの	入力
		CLK/TRG1に印加される。信号として、CTCチャンネル1の外	
		部クロックか、タイマ・トリガ信号を印加する。	アクティブ
*ZC/TO1	7	Zero Count/Time Out 1 CTCのZC/TO ₁ 出力	出力
		の反転信号である。	Lレベル
			アクティブ
*CK/TG2	8	ClocK/TriGger2 この信号の反転信号がCTCのCLK/	入力
		TRG2 に印加される。信号として、CTCチャンネル2の外部クロ	Lレベル
	i i	ックか、タイマ・トリガ信号を印加する。	アクティブ
*ZC/TO2	9	Zero Count / Time Out 2 CTCのZC/TO1 出力	出力
		の反転信号である。	Lレベル
			アクティブ
*CK/TG3	·10	ClocK / TriGger 3 この信号の反転信号がCTCのCLK/	入力
		TRG3に印加される。信号としてCTCチャンネル3の外部クロッ	Lレベル
		クか、タイマ・トリガ信号を印加する。	アクティブ
*MRESET	11	Master RESET スイッチS1によりSM-B-80 Dをマニ	入出力
		ュアル・リセットすると、本信号は"L" レベルとなって出力するの	Lレベル
		で、本信号を用いて外部装置を同時にリセットできる。また、本信号	
		を外部から"L" レベルにすることによりSM-B-80 D内部をリセ	アクティブ
		ットできる。この場合、"L" レベルの期間 SM-B-80 D内部はリ	
		セット状態にある。オープン・コレクタ出力。	
*DEBUG	1 2	DEBUG 通常入力として使用される。本信号が"L"	入(出)力
		レベルの期間、アドレスの上位3ビット(AB15、AB14、AB13)	
		は強制的に1になる。したがって、本信号と米MRESETに同時に	Lレベル
		"L" → "H" の信号を与えることにより、スイッチ S2 に関係なく	アクティブ
		モニタを E000Hからリスタートできる。S2をオンにすると	
		米MRESETと同一極性の信号が出力する(この場合、オーブン・	
		コレクタ出力)。	
ø	6 2	Clockダ CPUに供給するクロック信号と同一極性の	出力
		出力信号。	

信 号 名	端子番号	機能説明	信号方向
EXCLK	13	EXternal CLock 外部クロックにより CPUを動作させる場合、この端子からクロック信号を供給する。この端子に加えられた信号の反転信号がCPUに印加される。なお内部クロックと、外部クロックの切換えはチェック・ピン端子 ØCLKの配線により行う。	入力
XSCLK	63	eXternal Serial CLock 外部シリアル・クロックにより UART 8251を動作させる場合、この端子からシリアル・クロック信号を供給する。通常8251のシリアル・クロックは CTCのZC/TO0 出力を用いているので、外部シリアル・クロックを使用する場合、チェック・ピン端子S.CLKの配線を変更する必要がある。	入力
REC. DATA	1.4	RECeived DATA at terminal コネクタ J2 のREC DATA端子信号に同じ。SM-B-80 Dから送出されるシリアル・データ信号。	出力 Hレベル アクティブ
TRANS. DATA	64	TRANSmitted DATA from terminal コネクタ J2のTRANS DATA 端子信号に同じ。SM-B-80 Dへ送出されてくるシリアル・データ信号。	入力 Hレベル アクティブ
*DDIS	15	Driver DISable この端子を "L" レベルにすることにより、データ・バッファのドライバ出力はトライステートになる。 通常この端子データ・バッファの内部ドライバ制御信号が出力している。 オープン・コレクタ出力。	入(出)力 Lレベル アクティフ
* R E N B	65	Receiver ENaBle この端子を"L" レベルにすることにより、データ・バッファのレシーバはイネーブルになる。通常、この端子は"H" レベルにブルアップされている。	入力 Lレベル アクティフ
IEI	20	Interrupt Enable In 本信号はブルアップされており、 バッファ後 CTCのIEI入力に印加されている。 デージー・チェーン接続で、CTCよりも割り込み優先レベルの高い 装置がある場合、その装置のIEOを本端子に接続する。CTCを最 高優先レベルに置く場合、本端子は開放(Hレベル)とする。	入力 Hレベル アクティフ
IEO	70	Interrupt Enable Out SM-B-80D内のPIOよりも割り込み優先レベルの低い装置がある場合、その装置のIEI端子に本信号を印加する。PIO以上の装置に割り込みがある場合、本信号は"L"レベルとなる。	出力 Hレベル アクティフ

信号名	端子番号	機能説明	信号方向
アドレス		Address	入出力
		CPUにバス・リクエストがかかっていない通常の使用状態(*B	
		USAK="H")では、本信号はCPUのアドレス出力の反転信号	Lレベル
	111	に等しい。CPUにバス・リクエストが入力し、米BUSAK= "L"	アクティブ
		となると、本信号はトライ・ステートとなる。	
		アドレス・バッファは双方向性であり、そのドライバは米BUSA	
		K= "H" でイネーブル、米BUSAK= "L" でトライ・ステート	
		になっている。レシーバにおいては、 $*A_0 \sim A_{11}$ は常にイネーブル、	
		*A12 ~A15 は*BUSAK= "L" のときのみイネーブルになる。	
		このようにすることにより外部から SM- B- 80 D内のメモリをアク	
		セスすることができる。	
	右参照	記号 *A0 *A1 *A2 *A3 *A4 *A5 *A6 *A7 *A8	-
		*A9 *A10 *A11 *A12 *A13 *A14 *A15	
		ピン 22 72 23 73 24 74 25 75 26	
	1	76 27 77 28 78 29 79	
*WAIT	3 0	WAIT 本信号はブルアップされており、バッファ後	入力
		CPUのWAIT端子に印加されている。メモリや I/O装置が低速	Lレベル
		であり、通常のクロック・サイクルでは応答できない場合に使用する。	アクティブ
		本信号を"L" レベルにすることにより、メモリや I/Oのアクセス	
		時にウエイト状態が挿入される。	
*BUSRQ	80	BUS ReQuest 本信号はブルアップされており、バ	入力
		ッファ後、CPUのBUSRQ 端子に印加されている。本信号はSM-	Lレベル
		B-80Dのアドレス出力、制御信号出力(米MREQ 米IORQ	アクティブ
		*M1 *RD *WR)をトライ・ステートにする場合に使用する。	
		本信号を"L"レベルにすると、現在実行中の命令のマシン・サイク	
		ル(M1 又はM2 又はM3)の完了後に米BUSAKが"L" レベル	
		になり、アドレス出力、制御信号出力はトライ・ステートになる。	
*NMIU	31	NMI for User ユーザ用のNMI信号であり、本信	入力
		号を"L"レベルにすると、現在実行中の命令完了後に割り込み、イ	Lレベル
		ネーブルF/Fの状態に関係なくCPUはNMIを受け付ける。NM	アクティブ
	-	I受け付け後 ダミーサイクル、PCの内容の退避サイクルを経て	
		C P Uは 0 0 6 6 Hから実行を始める。	

信 号 名	端子番号	機能説明	信号方向
*INTU	81	INT for User ボード外部からのINT信号である。 通常 I/O からの割り込み信号として使用する。 CPU の割り込みイネーブル F/F がセットされている場合に限り本信号を "L" レベルにすると現在実行中の命令完了後に CPU は割り込み動作に入る。	入力 Lレベル アクティブ
* B U S A K	3 4	BUS Aknowledge $*BUSRQが "L"$ レベルになる と CPUは現在実行中の命令のマシン・サイクル(M_1 又は M_2 又は M_3)の完了後に $*BUSAK$ を "L" レベルとする。 $*BUSAK$ が "L" レベルになると制御出力($*M_1$ **RFSH **RD **WR **MREQ **IORQ)、及びアドレス出力($*A_0$ ~*A $_{15}$)はトライ・ステートになる。	出力 L レベル アクティブ
*HALT	84	HALT HALT命令を実行すると本信号は"L"レベルになり、同時にHALTランプが点灯する。	出力 L レベル アクティブ
* M ₁	35	M_1 本信号は $CPUoM_1$ 出力をバッファしたものである。 M_1 サイクルの命令コードのフェッチの期間 本信号は "L" レベルになる。本信号のバス・インターフェイスは双方向性バッファを用いており、ドライバは $*BUSAK=$ "H" でイネーブル、 $*BUSAK=$ "L" でトライ・ステートとなる。また、レシーバは常にイネーブルになっており、 $*M_1$ はレシーバ経由で $SM-B-80$ D内の各部に供給される。	出力 Lレベル アクティブ
*RFSH	85	ReFreSH 本信号は $CPU ORFSH$ 出力をバッファしたものである。ダイナミック・メモリに対するリフレッシュ・アドレスが $CPU h$ らアドレス・バスへ出力している期間、本信号は L'' レベルになる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は $+M_1$ と同じようになっている。	出力 Lレベル アクティブ
* R D	3 6	ReaD 本信号は CPU の RD 出力をバッファしたものである。 CPU がメモリ又は I/O 装置からデータを読み出す場合に、本信号は L'' レベルになる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は L'' は同じようになっている。	出力 L レベル アクティフ
WR	86	WRite 本信号は $CPUoWR$ 出力をバッファしたものである。 CPU がメモリ又は I/O 装置へデータを書き込む場合に本信号は $^{"}L"$ レベルになる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は $^{}M_{1}$ と同じようになっている。	出力 Lレベル アクティフ

信 号 名	端子番号	機 能 説 明	信号方向
*MREQ	3 7	Memory REQuest 本信号は $CPUoMREQ$ 出力をバッファしたものである。本信号が "L" レベルになることによって、メモリの読み出しや書き込み動作でアドレス・バス上に正しいアドレス情報が出力していることがわかる。本信号のバス・インターフェースは双方向性バッファを用いており、動作は $*M_1$ と同じようになっている。	出力 L レベル アクティブ
*IORQ	87	$I \ nput / Output \ ReQuest$ 本信号は $CPU on \overline{IORQ}$ 出力をバッファしたものである。本信号が L'' レベルになるのは次の場合である。 ① I / O 装置の読み出しや書き込み動作で、 T ドレス・バスの下位 8 ビット上に正しい T ドレス情報が出力している期間。 ② CPU が割り込みを受け付け、割り込み応答ベクトルをデータ・バス上に乗せてもよいことを示している期間。 本信号のバス・インターフェースは双方向性バッファを用いており、動作は $+M_1$ と同じようになっている。	出力 Lレベル アクティブ
データ	右参照	Data 本信号は双方向性のバッファ(反転)を経由して CPUのデータ端子に接続している。双方向性のバッファのうち、レ シーバは米RENBによって制御され、米RENB= "L" でイネー ブル、米RENB= "H"、または開放でトライステートとなる。一 方、ドライバは、米DDIS又は内部ドライバ制御信号によって制御 され、いずれかが "L" レベルになるとトライ ステートになる。ド ライバがイネーブルになるのは、米DDIS= "H" かつ内部ドライ バ制御信号= "H" のときであり、内部ドライバ制御信号= "H" と なる条件は次のいずれかの場合である。 ① 米MREQ又は米IORQが "L" レベルであり、かつ米M1 ***********************************	入出力 Lレベル アクティブ
- 1 2 V	46. 96	電源 -12V	入力
GND	48. 49. 50 98.99. 100	接地線	

表 3. 3 バス信号一覧表

端 子番 号	信号名(部品名)	端子号	信号名(配線名)	端子号	信号名(部品名)	端子号	信号名(配線面)
1	+ 5 V	51	+ 5 V	26	 ₩ A 8	76	*A9
2	+ 5 V	52	+ 5 V	27	 ★ A 10	77	*A ₁₁
3	+ 5 V	5 3	+ 5 V	28	 ₩ A ₁₂	78	*A ₁₃
4		5 4		29	 ★ A 14	79	*A ₁₅
5	+ 1 2 V	5 5	+12V	30	₩WAIT	80	*BUSRQ
6	*CK/TG1	56		3 1	*NMIU	81	*INTU
7	*ZC/TO1	5 7		3 2		82	
8	*CK/TG2	5 8		33		83	
9	*ZC/TO2	5 9		3 4	*BUSAK	84	*HALT
1 0	*CK/TG3	60		3 5	* M₁	85	* R F S H
11	*MRESET	61		3 6	*RD	86	*WR
1 2	*DEBUG	62	Ø	3 7	*MREQ	87	* I O R Q
13	EXCLK	63	XSCLK	3 8		88	
1 4	REC DATA	6 4	TRANS DATA	3 9		89	
1 5	*DDIS	65	*RENB	40		90	
1 6		6 6		41		91	
1 7		67		4 2	*D ₀	92	*D1
18		68		43	*D2	93	*D3
1 9		6 9		4 4	*D4	9 4	*D5
20	IEI	70	IEO	4 5	*D6	95	*D7
21		71		4 6	-12V	96	- 1 2 V
22	* A ₀	72	*A1	47		97	
23	*A2	73	* A 3	48	GND	98	GND
24	*A4	7 4	*A5	4 9	GND	99	GND
2 5	*A6	75	*A7	50	GND	100	GND

(注)

*記号は "L" レベルで有効 (active)になる意味であり、信号名の上に (bar)記号をつけたものに同じ。

3-4 動作モードの選択

SM-B-80 Dではプログラム開発の用途だけでなく、他の種々の用途にも対処できるように 各種の動作モードを選択できる機能を有している。これらの選択は大別するとラッピング端子の 配線による方法とプラットホーム端子の配線による方法に分類できる。

3-4-1 ラッピング端子による方法

ボード上には3ヶ所のラッピング個所があり、通常ラッピング配線によって動作モードの選択を行う。この方法により選択する動作モードとしては、システム・クロックの内部、または外部供給の切換え、シリアル・クロックの内部、または外部供給の切換え、TTYとRS-232Cインターフェースの切り換えが行われる。これらの動作モードの選択法を表3.4に示す。

3-4-2 プラットホーム端子による方法

プラットホーム端子は 1.6 ピンI C ソケットに装着できる汎用のディスクリート部品配線台である。SM-B-80 Dではこのプラットホームを 3 個使用しており、 K_1 、 K_2 、 K_3 と名前をつけている。プラットホーム端子の外観を図 3.20 に示す。

 K_1 によってボー・レートの選択、拡張 I_{O} ドライバ・ルーチンのモニタ管理の有無、及び シリアル I_{O} インターフェースからの割り込み制御の有無を指示できる。これらの設定法を表 3.5、表 3.6、表 3.7 に示す。

 K_2 によってユーザRAM、OS ROMのベース・アドレスを選択できるが、この設定法について表 3.8 にまとめる。

 K_3 によってユーザRAMの4Kバイト、1.6Kバイトの選択、及び OS ROMのEP ROM、PROMの選択ができる。表 3.9、表 3.10にこれらの切り換え法を示す。




図3.20 プラット・ホーム端子 (ジャンパ端子)

項 目	ボード上記号	結 線 法
システム クロック	Ø. CLK	Ø. CLK 内部クロック使用時 I-C 結線 小部クロック使用時 E-C 結線 (出荷時I-C 結線)
シリアルクロック	S. CLK	S. CLK 内部シリアル クロック使用時
CTS接地	тту	TTY使用時 A-C 結線 TTY使用時 A-C 結線 その他の場合 A-B 結線 TTY (出荷時A-C 結線) (注) B-C を結線してはならない。

表 3. 4 ラッピング端子結線法

		K ₁ 端 子 番 号 (ピン)				
ソケット	ボー・レート	6 - 1 1	5 - 1 2	4 - 1 3		
1	1 1 0	0	0	0		
	1 5 0	0	0	1		
	3 0 0	0	1	0		
17	6 0 0	0	1	1		
K ₁	1 2 0 0	1	0	0		
	2 4 0 0	1	0	1		
	4 8 0 0	1	1	0		
	9 6 0 0	1	1	1		

0:端子開放

1:端子接続

表 3.5 ボー・レート設定法

ソケット	EPROM #3,#4	K1 端子番号	説	明
	汎 用	7-10 開放	EPROM#3、# て使用できる。 (出荷時このモード	
К1	拡張 I/O ドライバ・ルーチン用	7-10 接続	EPROM#3、# イバ・ルーチン用とし トリ・アドレス、ニー 管理する。	して用い、そのエン

表 3.6 拡張 I/O ドライバ・ルーチンの使用法

ソケット	割り込みの種類	K ₁ 結	線法
	司り込みの種類	割り込みあり	割り込みなし
	Transmitter Ready	1-16 接続	13-16 接続
K_1	Receiver Ready (RR)	2-15 接続	13-15 接続
	Transmitter Empty (TE)	3-14 接続	13-14 接続

(注) 本ボードの通常の使用法 では割り込みなしの状態に結線する。 出荷時割り込みなしの状態に結線されている。

表 3.7 シリアル・インターフェイスの割り込み

ソケット	4 Kバイ	' RAM	1 6 K ×	イト RAM	4 K .:-	f h ROM
	ベース・アドレス	K ₂ 結線法	ベース・アドレス	K ₂ 結線法	ベース・アドレス	K ₂ 結線法
	0 0 0 0	5-15 . 1-16			0 0 0 0	5-9 . 1-10
	1000	5-15 . 2-16	0000	5 15 16	1 0 0 0	5-9 . 2-10
	2000	5-15 . 3-16	0000	5-15-16	2000	5-9 . 3-10
	3 0 0 0	5-15 . 4-16			3000	5-9 . 4-10
	4 0 0 0	6-15 . 1-16			4000	6-9 . 1-10
	5000	6-15 . 2-16	4000	6-15-16	5000	6-9 . 2-10
	6000	6-15 . 3-16			6000	6-9 . 3-10
	7000	$6-15 \cdot 4-16$			7000	6-9 . 4-10
K ₂	8000	$7 - 15 \cdot 1 - 16$			8000	7-9 . 1-10
11.2	9000	7-15 . 2-16	2 2 2 2	7-15-16	9000	$7-9 \cdot 2-10$
	A 0 0 0	7-15 . 3-16	8000		A 0 0 0	7-9 . 3-10
	B 0 0 0	$7 - 15 \cdot 4 - 16$			B 0 0 0	7-9 . 4-10
	C 0 0 0	8-15 . 1-16			C 0 0 0	8-9 . 1-10
	D000	8-15 . 2-16	C 0 0 0	0 15 16	D000	8-9 . 2-10
	E 0 0 0	8-15 . 3-16		8-15-16	E000	8-9 . 3-10
	F 0 0 0	8-15 . 4-16			F 0 0 0	8-9 . 4-10

(注) モニタ使用時4KバイトROMのベース・アドレスは、E000とする。 RAMのベース・アドレスは、通常000とする。出荷時 ROMはE000、RAMは0000になっている。

表 3.8 RAM/ROMのベース・アドレス設定法

ソケット	ダイナミックRAM	K ₁ 結 線 法
	4 K RAM (4027 相当)	6 - 1 1 5 - 9 7 - 8 - 3
K ₃	16K RAM (4116 相当)	5-12 6-11 7-9 8-10

表 3.9 4 K R A M 、 1 6 K R A M の 切換え法

ソケット	EPROM/PROM	K ₁ 結 線 法
	EPROM (2708 相当)	1-16 2-15 3-14 (出荷時 との結線になっている)
К3	PROM (注)	3-16 4-15 4-14

(注) バイポーラ PROMで2708とピン互換性あり 例 LH-7055

表 3.10 EPROM、PROMの切換え法

4. ソフトウェア

4. 及び 5. は SM-B-80 Dのソフトウェア 特にモニタの動作とその使用法について述べる。 なお、ここで説明するモニタの機能は、 $2\,\mathrm{K}$ バイト モニタ($\mathrm{V}\,1.1$)に関するものである。 ($2\,\mathrm{K}$ バイト モニタの製品名は $\mathrm{L}\,\mathrm{H}$ $-8\,\mathrm{S}\,0\,3\,\mathrm{P}$ 又は $\mathrm{L}\,\mathrm{H}$ $-8\,\mathrm{S}\,0\,3\,\mathrm{E}$ である。)

4-1 構 成

4-1-1 × E リ

SM-B-80 D全体のメモリ・マップについては既に 2.2 において説明した(図2.3 参照)ので、ここでは特にモニタに関連するメモリ領域のマップについて詳しく述べる。

モニタが関係するメモリ領域としては、E000~EFFFFのアドレス範囲のOS、ROM、 及び FF00~FFFFのOS RAM領域が挙げられる。

- OS ROM領域には2Kバイトのモニタ・プログラムが入っている。(オプション)
- OS RAM領域は 2.5.6 バイトの容量であり、モニタではこの領域を次の用途に使用している。OS RAMのメモリ・マップを図 4.1 に示す。
 - (1) 一時データ退避用
 - (2) モニタ用スタック
 - (3) ユーザ用スタック
 - (4) ユーザ定義ニーモニックの記憶
 - (5) ユーザCPUレジスタ内容の記憶

ユーザ・プログラムのCPUレジスタ内容はOS RAMのFFE $6\sim$ FFFFの範囲に退避されるが、そのメモリ・マップを図4.2に示す。

4 - 1 - 2 I/O # -

モニタでは I_{O} ポート・アドレスとして $DO \sim DF$ の範囲を使用している。本ボードでは、 $0.0 \sim CF$ のポート・アドレスをユーザ側に開放しており、 $DO \sim FF$ をシステム側で使用、またはリザーブしている。この様子を図 4.3 に示す。

 $DO\sim DF$ により指定されるポートとして既に述べたように、PIO、CTC、 UART、及び モニタ・コマンドを制御するためのハードウェア信号(例 NMID)等が挙げられる。ポート・アドレス $DO\sim DF$ で指定されるこれらのバイト・データの各ビットの意味について次に簡単にまとめる。




図4.1 OS RAM メモリ・マップ

OS RAM

対応するニーモニック


DDDD	DOH	1	
FFFF	PCH	-	
FFFE	PCL	·PC	
FFFD	A	· A	
FFFC	F	· F	
FFFB	I	· I	
FFFA	IFF	·IF	
FFF9	В	· B	
FFF8	С	· c	
FFF7	D	· D	
FFF6	E	• E	
FFF5	Н	• н	
FFF4	L	· L	
FFF3	A'	· A′	
FFF2	F'	· F'	
FFF1	B'	• B'	
FFF0	C'	· C′	
FFEF	D'	· D,	
FFEE	E'	· E'	
FFED	H'	· H′	
FFEC	L'	· L'	
FFEB	IXH		
FFEA	IXL	· IX	
FFE9	IYH		
FFE8	IYL	·IY	
FFE7	SPH		
FFE 6	SPL	·SP	

(注) ユーザRAMに割り当てられたアドレスは、対応するニーモニックにより 直接に指定することができる。

・はドット(ASCII 2E). 'はASCII 27である。

図4.2 ユーザ C PU レジスタのメモリ・マップ

(アドレス)




(注) ユーザ開放: ユーザ側で使用可能な I/O ボート・アドレスシステム 使用: モニタで使用している I/O ボート・アドレスシステム・リザーブ: 将来システムで使用予定の I/O ボート・アドレス

図4.3 I/Oポート・アドレス

$\langle PIO \rangle$

ポートA データ Do


ポートB データ D2




ポートA コントロール D_1

ポートB コントロール D_3

(1) モード設定



(2) 割り込み制御



(3) データの方向(モード3のみ)



ビット単位にデータの入出力方向を指定できる。(1:入力、

0:出力)


この指定はモード3指定後、同一ポートへの始めての書き込み時 に上記データを書き込むことにより行う。

(4) マスク(モード3であり、割り込み制御ビット4=1のときのみ有効)



各ビットが割り込み発生の要因となるかどうかの指定を行う。 (1:割り込みに関係しない、0:割り込みに関係する) この指定は割り込み制御ビット=1のとき、次にこのポートへ書 き込むデータによって行う。

(5) 割り込みベクタ



(注) 詳細は Z-80 PIO テクニカル・マニュアル参照のこと。

$\langle CTC \rangle$


チャンネルO D8

1 D 9


2 DA

3 DB

(1) 動作モードの指定



(2) 時定数の設定



上記第1項のLOAD TIME CONSTANT=1のとき、続いて書き込む 8 ビット・データにより、時定数を設定できる。

(3) 割り込みベクタ




てのフォーマットのとき、上位5ビットで割り込みベクタを指定する。チャンネル0のベクタを指定すると、チャンネル1.2.3のベクタは2バイト間隔で自動的に決まる。

(注) 詳細はZ-80 CTCテクニカル・マニュアル参照のこと。


(UART)

8 2 5 1 F - 9 DC



8 2 5 1 コントロール DD

(1) モード命令の定義




S ₂	S_1	ストップ・ビット数
0	0	
0	1	1ビット
1	0	1 1/2 ビット
1	1	2ビット


L 2	L_1	キャラクタ長
0	0	5 ビット
0	1	6ビット
1	0	7ビット
1	1	8ビット

В 2	В1	ボーレート
0	0	><
0	1	1 ×
1	0	1 6 ×
1	1	6 4 ×

(2) コマンド命令の定義



(3) ステータスの読み出し




〈モニタ・コマンド制御〉

(1) NMI制御



(2) ボー・レート、拡張 I/O ドライバ・ルーチン



拡張 I/O ドライバ・ルーチン をEPROM#2、#3に置き、それらをモニタで管理する場合、このビットを0にする。

b 2	b ₁	b 0	ボー・レート
0	0	0	9600
0	0	1	4800
0	1	0	2400
0	1	1	1 2 0 0
1	0	0	6 0 0
1	0	1	3 0 0
1	1	0	150
1	1	1	1 1 0


- (3) リスタート・アドレス上位 3 ビットのリセット ポート・アドレス DE の読み出し この場合、読み込まれた内容は本項目に対して意味を持たない。
- (4) リーダ・ステップ制御

ポート・アドレス DF の読み出し

リーダ・ステップ制御用のフリップ・フロップはポート・アドレス DFに対する読み出 しによってセットされる。この場合、読み込まれた内容は本項目に対して意味を持たない。

4-1-3 ゼネラル・フロー

2 Kバイト・モニタのゼネラル・フローを図4.4に示す。



4-2 機 能

4-2-1 ニーモニックの定義

モニタでは、特定のアドレスをニーモニックで表現することができる。ニーモニックには前もってシステムで登録されているものと、ユーザ側で定義するものがある。ニーモニックはドット・(ASCII 2E)とそれに続く2文字以下の英数字により表現する。

[例]

- A
- P C
- S P

ニーモニックにはバイト・ニーモニックとダブル・バイト・ニーモニックがあり、前者は1 バイトのメモリ・データを表現する。後者は連続する2 バイトのメモリ・データを表現する。上記の例では・Aはバイト・ニーモニック、・PC ・S Pはダブル・バイト・ニーモニックである。表4.1はシステムで登録されているニーモニックの一覧表である。これらのニーモニックにより、特定のアドレス、またはその内容を参照することができる。

〔例〕

- · A/12
- · PC/ABCD
- · SP/FFB4
- A = F F F D / 1 2
- PC = FFFE/ABCD
- SP = FFE6 / FFB4


ューザ側でニーモニックを定義する場合、通常、モニタのメモリ変更コマンドを用いて OSRAM内のUSER領域に文字コードとアドレス値を設定することによって行う。この場合、USER領域の最下位アドレス、FF48からアドレス増加方向に文字コード、アドレス値の順で設定する。USER領域はニーモニックの定義以外にユーザ・スタック用としても用いられるが、この場合には最上位アドレスFFB3からプッシュ・ダウン・スタックとして用いる。USER領域のメモリ容量は107バイトであるので、ユーザ・スタックとユーザニーモニックの使用メモリの総和が107バイト以下になるように、ユーザ側で注意しなければならない。

ユーザ・ニーモニックの後には必ず、ターミネータとして、80日を書き込まなければならない。図 4.5 に USER 領域の使用の様子を示す。

I/O チャンネルとして拡張用 I/O ドライバ・ルーチン使用する場合、ROM #3、#4

ニーモニック	アドレス		意			味
• P C	FFFE	ユ・ザ	・プログラム	CPU	レジスタ	PC
• A	FFFD	"	"	//	//	A
• F	FFFC	"	"	//	//	F
• I	FFFB	"	"	//	//	I
• I F	FFFA	"	"	//	//	IF
• B	FFF9	"	"	//	"	В
• C	FFF8	"	"	//	"	С
• D	FFF7	"	"	//	//	D
• E	FFF6	//	//	//	//	E
• H	FFF5	"	//	//	//	Н
• L	FFF4	//	"	//	"	L
• A'	FFF3	"	//	//	//	Α΄
• F′	FFF2	"	//	//	//	F′
• B′	FFF1	"	"	//	"	В′
• C′	FFF0	"	//	"	"	C′
• D'	FFEF	"	//	"	"	D'
• E'	FFEE	"	"	//	//	E'
• H′	FFED	//	"	//	//	H'
• L'	FFEC	//	"	//	//	L'
• I X	FFEA	//	"	//	//	ΙX
• I Y	FFE8	//	"	//	"	ΙΥ
• S P	FFE 6	//	"	"	"	SP
• C I	FF32	コンソール入力チャンネル,通常・TKに設定されている				
• C O	FF34	コンソール出力チャンネル、通常・TTに設定されている				
• O I	FF 3 6	オプジェクト入力チャンネル、通常・T Rに設定されている				
• 0 0	F F 3 8	オプジェ	クト出力チャ	ンネル,	通常・TT	『に設定されている
• S I	FF3A	ソース入	力チャンネル	,通常·	TRに設定	 定されている
• S O	FF 3 C	ソース出力チャンネル,通常・TTに設定されている				
• T K	E 7 4 4	TTYキー・ボード・ドライバのエントリ・アドレス				
• T T	E 7 5 7	TTYタイプ・ヘッド・ドライバのエントリ・アドレス				
• T R	E 7 4 2	TTYテープ・リーダ・ドライバのエントリ・アドレス				
• A S	C 0 0 0	アセンブラのエントリ:アドレス(LH-8S01E, PROM版)				
• E D	D 1 D 0					S02E, PROM版)

表4.1 システム登録ニーモニック一覧表






図4.5 USER領域の使用例

にもしユーザ・ニーモニックが定義されているならば、その内容がUSER領域のアドレスFF 48から増加方向にコピーされる。

4-2-2 I/O f+v > h

モニタでは I/O 装置の制御にチャンネルという考え方を採用している。このモニタの機能 (例えば、プログラムのロード、パンチ、デバッグ)を利用する場合、ソフトウェア上では、外 部装置と各コマンド処理ルーチンはチャンネルを経由してインターフェースされる。次に示す6 個のチャンネルが定義されており、モニタではこれ以外のチャンネルを使用することはできない。


- CI コンソール入力チャンネル
- CO コンソール出力チャンネル
- OI オブジェクト入力チャンネル
- 〇〇 オブジェクト出力チャンネル
- SI ソース入力チャンネル
- SO ソース出力チャンネル

チャンネルには、ソフトウェア・ドライバ・ルーチン(のアドレス)を割り当てる必要があるが、この割り当てには次の3種類の方法のいずれかを選ぶ。

- ① モニタ内に前もって用意してあるドライバ・ルーチンを割り当てる。
- ② ROM#3、#4に用意してあるドライバ・ルーチンを割り当てる。
- ③ 一般のROMに用意してあるドライバ・ルーチンを割り当てる。
- ①、②の方法では、ドライバ・ルーチンの割り当ては自動的に行うことができるが、③の方法では、メモリ内容を変更するコマンドにより、OS RAMのDRIVER ADDR TAB LEを書き換えなければならない。

①の方法では、モニタ内の I/O のドライバ・ルーチンを使用する。これらのドライバ・ルーチンとして、TTY(RS232C相当の装置)のキー・ボード、タイプ・ヘッド、テープ・リーダの各ドライバ・ルーチンが用意されており、各々のルーチンの先頭アドレスは、・TK、・TT、・TRと定義されている。通常、CIには・TKを、CO、OO、SOには・TTを、また CI、SIには・TRを割り当てている。①の方法が選ばれるとモニタによりDRIVER ADDR TABLEには自動的に・TK、・TT、・TTがコピーされる。図4.6に①の方法を示す。

②の方法はTTY(または RS232C相当の装置)以外のI/O装置をチャンネルとする場合に用い、チャンネルへのドライバ・ルーチンのアドレス割り当ては自動的に行うことができ







図4.6 ①の方法


る。但し、この場合には、OS ROM #3、#4にチャンネルに対応するドライバ・ルーチンとその先頭アドレスを書き込み、かつ、ボード上のジャンパ端子 K_1 の7-10を接続しなければならない。表 3.6 参照。図4.7 に②の方法を示す。なお、 この モニタでは、②の方法を拡張 I/O ドライバ・ルーチンによる方法と呼んでいる。


③の方法も②の方法と同じようにTTY(または RS232C相当の装置)以外の I/O 装置をチャンネルとする場合に用いるが、チャンネルへのドライバ・ルーチンのアドレス割り当てはメモリ内容の変更コマンドを用いて行う。ユーザ側では I/O ドライバ・ルーチンをROMに用意しておき(この場合のROMは、OS ROM #3 #4でもよい)、そのエントリ・アドレスをOS RAMのDRIVER ADD TABLEに書き込む。図4.8に③の方法を示す。


②、③の方法では I/O 装置のイニシャル・ルーチンが必要になる。②の方法では、イニシャル・ルーチンの先頭アドレスも自動的にOS RAMにコピーされる。図4.7、図4.8ではイニシャル・ルーチンの先頭アドレスを記号 G_1 G_2 G_3 G_4 で与えているが、このアドレス以降にユーザ側でイニシャル・ルーチン(サブルーチン)のプログラムを用意しなければならない。このイニシャル・ルーチンはシステムがリセットされるたびにコールされる。また、ユーザが定義したドライバ・ルーチンのフラグ用としてOS RAMのFF44~FF4Bまでの8バイトをリザーブする。



- (注1) ユーザ領域の先頭以後にユーザ・リザーブ (フラグなど、8バイト固定)、OS ROM のユーザ・ニーモニックおよびターミネー タが自動的にコピーされる。
- (注2) DRIV ADD TABLE の先頭以後にOS ROMに用意されている拡張 I/O ドライバ の先頭アドレスが、自動的にコピーされる。







-77-

4-3 コマンド

4-3-1 記述形式

モニタ・コマンドにおいては、以下に示す文字セット及び ファンクション・キー(印刷出力 しない)を使用する。

 $0 \sim 9$, $A \sim Z$

CR LF ETX (CTRL C)

上記以外の文字セット、ファンクション・キーを使用した場合、そのコマンドは無効となり (?を出力する)、再度コマンド待ちとなる。

コマンドは、コマンド識別記号、アーギュメント(argument)、及び ターミネータにより 構成されており、その一般的な形式は次のいずれかである。

arg1 /

(/以外にLFまたは↑でも可)

arg1 , arg2 /

arg1; C

arg1 , arg2 ; C

但し、arg1、arg2はアーギュメント、Cはコマンド記号

アーギュメントは、数値、ニーモニック、ロケーション・カウンタ、またはそれらを演算子+、 - で結合した式のいずれかである。上記の一般形式において、arg1 と arg2 の間はコンマ,で 分離しなければならない。

式は既述の数値、ロケーション・カウンタ、ニーモニックを演算記号+、一で結合したもので あり、次の一般形式をしている。式において、その先頭の演算記号が+の場合省略することができ $\pm a_1 a_1 a_1 a_1 \pm a_2 a_2 a_2 a_2 \pm \dots \pm a_n a_n a_n a_n$ る。

但し a₁ a₁ a₁ a₁, a₂ a₂ a₂ a₂, ……… a_na_na_na_n は数値、ロケーション・カウンタ ニーモニックのいずれかである。

式の直後に等号=をつけることにより、その式の値を調べることができる。式の評価値が16 進数で4桁を越える場合、最後の4桁が有効になる。

[例]

 $2 6 A B + 1 2 F - \cdot P C$

3 2 6 5 - \$

3265-\$=91 (\$の値が3294とする)

FFFF+ABCD=ABCD

4-3-2 アーギュメント

アーギュメントは4桁の16進数を表現し、次のいずれかの形式をしている。

数值

ロケーション・カウンタ(記号 \$)

ニーモニック

式

数値は最大 4 桁の 1 6 進数である。先行する 0 は省略でき、 5 桁以上の 1 6 進数を記述した場合、最後の 4 桁の数値が有効になる。使用できる文字は、 $0 \sim 9$ 、 $A \sim F$ である。

[例]

2 6 A B

3 F

0 0 1 0

1 0

73265 (3265とみなされる)

ロケーション・カウンタは、メモリ内容の変更、表示コマンドにおいてのみ意味を持つ。ロケーション・カウンタは、現在示しているメモリ・アドレスの次のアドレスを示し、ドル記号 \$ によって表示する。ロケーション・カウンタを用いると相対ジャンプのオフセットを現在のメモリ・アドレスを意識しないで求めることができる。

[例]

3 2 6 5 - \$ (ロケーション・カウンタが3 2 9 4であるとすると左の式の値は 9 1 となる)

ニーモニックは既に述べたように、ドット記号とそれに続く 2 文字により表わす。ニーモニックにはシステムで既に登録しているものと(表 4.1 参照)、ユーザ側で定義するものがある。ニーモニックには、1 バイト・ニーモニックと 2 バイト・ニーモニックがあり、各々 2 桁、4 桁の 1 6 進数を処理する。

〔例〕

• P C

AX (ユーザ定義ニーモニック)

4-3-3 コマンド識別記号

コマンド識別記号(以下 コマンド記号という)は、セミコロン;とアルファベット1文字か

ら構成されており、アルファベット記号はコマンド機能に対応して前もって決められている。但 し、メモリ内容の表示、変更コマンドでは、特定のコマンド記号を持たず、スラッシュ/で識別 する。

コマンドの入力は、コマンド待ちの状態(行の先頭にモニタが*を印刷出力した後)で行い、 一般的には、アーギュメントに続けてコマンド記号をキー入力する。

[例]

* 1 2 3 4 ; B

* ; D

*1234,5678;P

*1234/

表 4.2 にコマンド記号の一覧表を示す。

4-3-4 9-22-9

ターミネータはメモリ内容の表示、変更コマンド、及び ユーザ・レジスタの表示変更コマンドにおいて有効である。ターミネータとして、carriage return(以下↓と記述) up arrow(以下↑と記述)、line feed(以下LFと記述)があり、各々、次の機能を持っている。

① carriage return (\)

現在のコマンドを完了した状態で↓を入力すると、次のコマンド待ちとなる。

[例] *1234/FF↓

* ………次のコマンド待ち

② up arrow(1)

現在のコマンドを完了した状態で↑を入力すると、現在のメモリ・アドレスを-1して同一コマンドを実行し、次のターミネータ入力待ちとなる。

- 〔例〕 *1234/FF↑
 - *1233/00次のターミネータ待ち
- 3 line feed (LF)

現在のコマンドを完了した状態で $\mathbf{L}\mathbf{F}$ を加入すると、現在のメモリ・アドレスを+1 して同一コマンドを実行し次のターミネータ入力待ちとなる。

[例] *1234/FF(LF)

*1235/0F ……次のターミネータ待ち

表 4.2 コマンド一覧表

機能	コマンド	機 能 説 明
メモリ・レジスタ の表示	arg _{1/nn}	arg ₁ で指定されるメモリ・アドレス、またはユーザCPUの内容を 2 桁の 16進数で/の直後に表示する。表示後ターミネータ 待ち。
メモリ・レジスタ の変更	arg1/nn mm	\arg_1 で指定されるメモリ・アドレス、またはユーザ CPU レジスタの内容を変更する場合に使用する。変更は上記コマンドにより表示された数値に続いて、希望する数値 (mn) を 1 6 進数で入力し、さらにターミネータを入力することによって行う。
ブレイク・ポイントの設定解除	arg ₁ ; nB	arg1 がある場合、プレイク・ポイントの設定を行う。 nは0~7で0は省略可能。このコマンドによりアドレス arg1 に識別番号 nのプレイク・ポイントを設定する。 arg1 を省略すると、n番のプレイク・ポイントを解除する。
ブレイク・ポイ ントの表示	; D	現在設定されているブレイク・ポイントの識別番号と、そのアドレス (ブレイク・ポイント・アドレス)を n の順に表示する。
ユーザ・プログ ラムの実行	arg ₁ ; G	arg_1 で指定されるメモリ・アドレスよりプログラム (ユーザ・プログラム) を実行する。 arg_1 を省略した場合、現在の PC (ユーザ・ CPU レジスタ) で示されるアドレスから実行する。
ポート入力	arg1; n I	$\arg_1 + n$ で指定されるポートからデータ(1 バイト)を読み込み表示する。 n を省略した場合は、 $n=0$ と等価である。 n は $0 \sim 2$ 5 5 0 1 0 進数とする。
ポート出力	arg1, arg2; nO	$\arg_1 + n$ で指定されるボートへ \arg_3 で示される 1 バイトデータを書き込む。 n の意味は上記ボート入力の場合 2 同じ。
プレイク・ポイ ントの全解除	; K	現在設定されているすべてのプレイク・ポイントを解除する。
ステップ	arg ₁ ; nS	argl で指定されるメモリ・アドレスより n ステップ実行させ、各ステップ 毎に P C 、 A F の内容を印刷出力する。 n を省略すると l ステップ動作。
ト レ <i>-</i> ス	arg ₁ ; T	arg1 で指定されるメモリ・アドレスよりトレースする。トレースは CTRLCのキー入力、またはプレイク・ポイント・アドレスにおいて終了 し、コマンド待ちとなる。 arg1 を省略した場合、現在のPCの値よりトレースする。
プログラムのロ ード	;.L	オブジェクト・チャンネルよりインテル標準16進フォーマットのオブジェクト・プログラムをメモリヘロードする。
プログラムのパ ンチ	arg ₁ +arg ₂ ; P	\arg_1 、 \arg_2 で指定されるメモリ・アドレスの範囲の内容をオブジェクト・チャンネルに、インテル標準 1 6 進フォーマットで出力する。
レジスタの表示	; R	すべてのユーザCPUレジスタの内容を表示する。
メモリ・プロッ クの表示	arg ₁ , arg ₂ /	arg ₁ 、 arg ₂ で指定されるメモリ・アドレスの範囲の内容を2桁の16進数で表示する。
表示モードの指 定	; nM又は arg1,arg2;mM	ステップ、トレース、プレーク・ポイントの各コマンド入力前に表示モードを指定できる。 n (m) 表示 但し 0 PC AF arg1 メモリ・ブロックの先頭 $2 (0)$ PC AFとメモリ・ブロック arg2 メモリ・ブロック $3 (1)$ 全レジスタとメモリ・ブロック $2 (0)$ PC AFとメモリ・ブロック

ユーザ・レジスタの表示、変更コマンドにおいても、ターミネータをメモリ内容の表示、変更コマンドと同じように使用できる。この場合のメモリ・アドレスは確定している。表 4.1 参照。メモリ内容、及び ユーザ・レジスタの表示、変更コマンド以外のモニタ・コマンドはターミネータを持たない。これらのコマンドでは、コマンド記号を入力することによって実行を開始し、実行完了後、次のコマンド待ちの状態となる。

〔例〕 *1234;B

* ……次のコマンド待ち

5. 操作方法

5-1 前準備

5-1-1 動作モード

出荷時において本ボードの動作モードは以下のように設定されている。下記の動作モードと異 なるモードで使用する場合、3.4動作モードの選択に従って設定を変えなければならない。

ラッピング端子

① システム・クロック

E

Ø CLK

(説明)

出荷時は内部クロック側(I-C)に結線されている。 外部クロックを使用する場合、E-Cを結線する。

② シリアル・クロック

S CLK

(説明)



出荷時は内部シリアル・クロック側(I-C)に結線さ れている。外部シリアル・クロックを使用する場合、E - Cを結線する。

③ CTS接地

T T Y (説明)




出荷時はA-Cを結線している(TTY使用時はこの結 線を使用しなければならない)。

その他の場合はA-Bを結線する。

B-Cを結線してはならない。

プラットホーム端子

① K₁




(説明)

13-16、13-15、13-14 結線 8251より割り込み なし 4-13、5-12、6-11 開放 ボー・レート 110 7-10 開放 EPROM #3、#4 汎用使用 しない

(注) TTY使用時 ボー・レート 110


② K₂



(説明)

1-16、5-15 結線 ユーザ RAMのベース・アドレス (4Kの場合) 0000 5-15-16 結線 ユーザ RAMのベース・アドレス (16Kの場合) 0000 8-9、3-10 結線 OS ROMのベース・アドレス E000

③ K₃




(説明)

1-16、2-15、3-14 結線 OS ROMは 2708 相当 6-11、5-9 7-8-3 結線(実線) 4 K RAM 又は 5-12、6-11、7-9、8-10 結線(点線) 16 K RAM

5-1-2 I/O 装置

システム I/O 装置として T T Y を使用する場合の結線図を図 5.1 に示す。




-85-

5-1-3 その他

スイッチ

モニタ使用時 SW2 をE側に倒す。



5-2 モニタ・コマンド

5-2-1 コマンド待ち

モニタのコマンド待ちの状態は、コンソール出力装置上に*(asterisk)を印字することにより示す。モニタがコマンド待ちの状態になるのは次のいずれかの場合である。

- (1) 電源投入後。
- (2) マニュアル・リセット後。(SW1投入時)
- (3) コマンド終了後。但し、メモリ内容の表示、変更コマンドでは、ターミネータ C R を入力した場合のみ、次に米を印字する。
- (4) 未定義のコマンドを入力した場合、?を印字後 コマンド待ちとなる。
- (5) ロード(L)コマンドの実行の結果、チェック・サム・エラーが生じた場合。
- (1)、(2)では、モニタのタイトルを印刷後、コマンド待ちの状態となる。
 - (1)、(2)の例

 $SM-B-80DV\times . \times$

(注)×,×はバージョン数

*

(3)の例

*2F;1B

*

(4)の例

*; H?

*

(5)の例 *; L

0 E 3 F

*

5-2-2 プログラムのロード

形 式

*; L (---- はキー入力する部分、以下同じ)


オブジェクト入力チャンネル(OI)に指定された入力装置よりオブジェクト・プログラムを内部メモリにロードする。オブジェクト・プログラムはインテル標準16進フォーマットでなければならない。本ボードでは、特にOIを指定しない場合入力装置として紙テープ・リーダが選ばれる。

[例]

*; L

*

インテル標準16進フォーマットは次の形式をしている。



(1) レコード・マーク

コロン(:)に対応するASCIIコード 3Aによりレコードの先頭を示す。

(2) レコード長

レコードのデータ(バイト)長をASCIIコードにより表わす。例えば、データ長 129バイトは16進数で81であり、ASCIIコードでは3831となる。エンド・オブ・ファイルのレコード長は00であり、フレーム1、2には対応するASCIIコードが入る。

(3) ロード・アドレス

レコードの先頭のデータがロードされるアドレスをASCIIコードにより表わす。アドレスは4桁の16進数で表わされ、上位側がフレーム3、4に入る。エンド・オフ・ファイルのアドレスは000であり、フレーム3~6には対応するASCIIコードが入る。

(4) レコード・タイプ

データ・レコードはタイプ 0、エンド・オブ・ファイルはタイプ 1とし、各々 0、 1に対応するASCIIコードで表わす。

(5) データ

1 バイト・データは 2 桁の 1 6 進数で表現できるが、これを対応する A S C I I コードで連続する 2 フレームに入れる。データの上位バイトが前のフレーム、下位バイトが後のフレームとなる。エンド・オブ・ファイルにはデータはない。

(6) チェック・サム

第1フレームからデータの最終フレームまでの数を2フレーム毎に区切り、各フレームのデータ(ASCIIコードではない)を2進数表現にする。これらの各単位の2進数を2進加算し、結果の2の補数をチェック・サムとして2桁の16進数で表わす。チェック・サムは対応するASCIIコードにより最後の2フレームに入る。

[例]

(印刷出力)

: 100020000500070023000610ED5B20002A22004C8B

: 070030007D210000CB39CB5C

: 00000001FF

5-2-3 プログラムのパンチ

形 式

* arg1, arg2; P

arg1、arg2 で指定されるメモリ・アドレスの内容をオブジェクト出力チャンネル (00)で、指定された出力装置へ出力する。出力形式はインテル標準 16 進フォマットである。本ボードでは、特に 00 を指定しない場合、出力チャンネルとしてTTYの紙テープ・パンチャが選ばれる。

[例]

*26,47;P

: 100026000610ED5B20002A22004C7D210000CB3912

: 10003600CB1F300119CB23CB1210F3222400C31699

: 02004600E100D7

: 00000001FF

*

5-2-4 メモリ・レジスタの内容表示

形 式


* arg1/nn

arg1 でメモリ・アドレスかユーザ(CPU)レジスタを指定する/入力によって指定されたアドレスかレジスタの内容を16 進数 nn で表示する。 表示後、 \downarrow (CR carridge return)、LF(line feed)、 \uparrow (up arrow)のいずれかのターミネータ待ちの状態にある。 \downarrow を入力すると現在のコマンドは完了し、次のコマンド待ちの状態となる。LFを入力すると現在のメモリ・アドレスを+1して、さらにメモリ内容の表示を行い、次のコマンド待ちの状態となる。 \uparrow を入力すると現在のメモリ・アドレスを-1して、さらにメモリ内容の表示を行い、次のコマンド待ちの状態となる。

[例]

*20/05

(紙テープ)



*20/05

0 0 2 1 / 0 0

0022/07

0 0 2 3 / 0 0

0 0 2 4 / 2 3

*

*24/23^

0023/00^

0022/07^

0021/00^

0 0 2 0 / 0 5

*

* . P C / 0 0 2 F

* . A / 7 0

* . H'/DA

* . I X / 5 E 5 F

* . IY/F858

5-2-5 メモリ・レジスタの内容変更 形 式

* arg1 / nn mm

既述のメモリ・レジスタの内容表示コマンドにより nn を表示後、ターミネータを入力せずに 16進数 mm を入力すると arg1 で示されるアドレスかユーザ・レジスタの内容は mm に変更される。 mm 入力後ターミネータ待ちの状態になる。 この場合のターミネータの意味は既述のメモリ、レジスタの内容表示の場合と同じである。 3 桁以上の 16 進数を入力すると最後の 2 桁が有効になる。

「例)

*20/05 F6

0021/00 2A

*20/F6

0021/2A

*

*.PC/002F 32

* A / 70 3B

* . H'/DA FF

*.IX/5E5F 5E80

*.1Y/F858 5E60

5-2-6 メモリ・ブロックの表示

形 式

*arg1, arg2/

arg1 、 arg2 で指定されるメモリ・アドレスの範囲の内容を 2 桁の 1 6 進数で印刷出力する。出力後次のコマンド待ちとなる。

[例]

*FF00, FFFF/

FF00/B0 E5 AF FF 00 00 AF A5 A1 A0 02 00 FF FF FF 00 FF10/00 00 2F A5 A1 E1 AF 0F A0 A4 2F A7 E4 B0 AF 25 FF20/A5 E5 AF AD A0 A5 2F AF A4 A4 AF 27 A1 A0 AF 25 FF30/A0 25 4B E7 5E E7 49 E7 5E E7 49 E7 5E E7 54 45 FF40/80 A1 AF AF E0 E4 AF 27 A0 80 AF 07 E1 E4 8D 2D FF50/A1 A5 8F A7 A4 A4 2F 27 A0 F4 27 AD A0 B0 AF 85 FF60/A0 A5 AF AF A0 B0 AF 8D A0 E0 AD 0F B0 A0 A7 2F FF70/A0 A1 AF 8D A0 A1 AD 8D A4 B1 8F AF E0 E0 AF 07 FF80/50 50 5F 5F 70 5A 1F 5E 50 5A 0F 5B 70 52 5F 5B FF90/5A 52 5F 4E 50 7A 5F 4E 52 5A 5F 4E 50 58 5F 5A FFA0/50 52 5F 5F 72 50 5F 5F 50 7A 4F 5A 50 70 5F 5B FFB0/50 52 5F 5F 50 D0 5F 5E 50 D0 4F 1B 50 50 5F 5F FFC0/52 58 0F 5E 50 58 5F 4F 5A D8 5F 5F 70 58 5F 5F FFD0/5A 52 0E 5F 50 D2 1F 5E 64 E0 64 E0 DB FF 64 E0 FFE0/E0 FF A0 E4 16 E1 B4 FF 58 F8 5B 5E 50 D2 5E 5E FFF0/DA FA 5F 1F 50 50 5F 5F D8 D0 5F 5F 52 70 1B 5F

5-2-7 ユーザ・レジスタの表示

形式

このコマンドはすべてのユーザ(CPU)レジスタの内容を表示する場合に使用する。特定のユーザ・レジスタの表示はメモリ内容の表示コマンドにおいてそのarg1 にユーザ・レジスタに対応するニーモニック(例えば PC)を用いることによって行うことができる。

; Rはレジスタの内容だけを表示する場合に使用し、; 1 Rはレジスタの内容と対応するレジスタのラベルを表示する場合に用いる。

(例)

*2F;1B

* 2 6 ; S

0 0 2 8 7 2 7 2

* ; R

0028 7272 5F01 10D8 0005 0007 1F4F 7ADA 5E4E DA52 5E5F F858 FFB0

*; 1 R

PC AF I, IF BC DE HL AF' BC' DE' HL' IX IY SP 0028 7272 5F01 10D8 0005 0007 1F4F 7ADA 5E4E DA52 5E5F F858 FFB0 *

5-2-8 ユーザ・プログラムの実行

形 式

*arg1 ; G

[例]

* 2 6; G

*

* . PC/E05F 26

*; G

5-2-9 ブレーク・ポイントの設定と解除

形 式

*arg1; nB

arg1 で指定されるメモリ・アドレスにブレーク・ポイントを設定する。nはブレーク・ポイントの識別番号で $0\sim7$ の整数であり、0 の場合は省略可能である。同じメモリ・アドレスにブレーク・ポイントを 2 回以上設定してはならない。arg1 を省略すると識別番号 n のブレーク・ポイントを解除する。

ブレーク・ポイントの動作は、プログラム実行を中断する(break ブレーク)アドレスに特定の出力命令(OUT (DE),A)を挿入することにより実現している。したがって、ブレーク・ポイントは必ず命令の先頭アドレスに設定しなければならない。またこの出力命令は 2 バイト命令であるので例 2 のような場所には設定してはならない。

プログラム実行の結果、ブレーク・ポイント動作が成立すると、後述する表示モードの指定に従い、ブレーク・ポイント直前の実行状態と!を印刷し、実行を中断してモニタ・コマンド待ちとなる。この場合、対応するブレーク・ポイントは解除される。

[例1]

*02C;1B

*3A;5B

*00030;2B

*; D

1 002C

2 0030

5 003A

* : K

*; D

*

[例2]

JR NC, LABEL (注)
LD A, B ←----- 矢印のアドレスに設定
LABEL: ADD A, C してはならない。

5-2-10 ブレーク・ポイントの表示

形 式

* ; D

現在設定されているすべてのブレーク・ポイントの識別番号nとそのメモリ・アドレスをnの順に表示する。

(例)

*2C;1B

* 3 A ; 5 B

* 38; 7B

*·30;2B

* 0 0 0 3 6 ; 4 B

*; D

1 002C

2 0030

4 0036

5 003A

7 0038

5-2-11 ブレーク・ポイントの全解除

形式

* ; K

現在設定されているすべてのブレーク・ポイントを解除する、なお、特定のブレーク・ポイントの解除は次のいずれかによって行うことができる。

- (1) コマンド入力: nBを入力した場合。
- (2) 命令実行の結果、特定のブレーク・ポイントが成立した場合。

[例]

* 2 C; 1 B

* 30; 2B

* 3 A; 5 B

*; D

1 002C

2 0030

5 003A

* ; K

*; D

*

*02C;1B

*3 A; 5 B

*00030;2B

*; D

1 002C

2 0 0 3 0

5 003A

*26;G

002C 72F0 1/

*; D

2 0030

5 003A

*; 5 B

*; D

2 0030

5-2-12 ステップ

形 式

*arg1; nS

arg1 で指定されるメモリ・アドレスより n 命令実行し、各命令実行毎にその結果を後述する表示モードの指定に従って印刷出力する。 n は $0\sim255$ の整数であり、n を 0 とするか省略した場合 n=1 と等価である。 n 命令実行中にブレーク・ポイントがある場合、そのブレーク・ポイントで命令実行は中断し、結果を印刷して次のコマンド待ちとなるので、その時点で残りのステップ動作は無効となる。 arg1 を省略した場合、現在の PC(1-FU) ジスタ)からステップ動作を行う。

(例)

*02C;1B

*3A;5B

*00030;2B

*26;S

0028 72F0

*; S

002C 72F0 1/

*; S

002F 72F0

*; S

0030 72F0

*; S

0030 72F0 2/

*

*2 C; 1 B

*30;2B

*3A;5B

*26;5S

0028 3244

0 0 2 C 3 2 4 4

002C 3244 1/

5-2-13 トレース

形 式

arg1; T

arg1 で指定されるメモリ・アドレスよりプログラムを実行し、各命令実行毎に後述の表示モードの指定に従って実行結果を印刷出力する。本コマンドは、ブレーク・ポイント成立か、CTRL C のキー入力によって以後無効となり、次のコマンド待ちとなる。 arg1 を省略した場合、現在のPC(ユーザCPUレジスタで PCの内容)の値よりトレース動作を行う。

[例]

*2 C; 1 B

*30;2B

*3A;5B

*26; T

0028 72F0

002C 72F0

002C 72F0 1/

*

*.PC/002C 26

*; T

0028 72F0

002C 72F0

002F 72F0

0030 72F0

0030 72F0 2/

5-2-14 表示モードの指定

形式

① # arg1, arg2; nM

arg1 , arg2 で指定されるメモリ・ブロックレジスタ

② *; nM

既に指定されているメモリ・ブロックとレジスタ

本コマンドは、ブレーク・ポインド、ステップ、トレースの各コマンドにおいて、印刷出力のモード指定を行う場合に用いる。①のコマンドはメモリ・ブロックの範囲を指定するために用いられ、nによって表示レジスタの種類を指定する。②のコマンドにおいては、メモリ・ブロックの範囲は既に指定されている値に等しく、またnによって、メモリ・ブロックの印刷出力の有無と表示レジスタの種類を指定する。

なお、arg1、arg2は各々メモリ・ブロックの先頭と最後のアドレスを示す。

コマンド	n	説明
	0か省略	PC,AFとarg1,arg2で指定されるメモリ・ブロック
*arg1, arg2; nM	1	全レジスタと arg1, arg2 で指定されるメモリ・ブロック
	0 か省略	PC、AFのみ表示
	1	全レジスタを表示
*; nM	2	PC、AFと既に指定されているメモリ・ブロック
	3	全レジスタと既に指定されているメモリ・ブロック

[例1] *2C;1B *30:2B*36;5B *38;7B*20, 3F; 0M*26;T0028 72F2 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 D3 DE 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 002C 72F2 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 D3 DE 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 002C 72F2 1/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 *20,3F;1M *2C;T 002F 72F2 5F01 10D8 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ D3 DE 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 2/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE 19 CB 23 CB 12 10 *3A; 3B *3D; 4B *;1R HL AF' BC' DE' HL' IX IY PC AF 1,1F BC DE 0030 72F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 *30;T 0031 07F2 5F01 1000 0005 0007 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D3 DE 10 0034 07F2 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D3 DE 10 0036 0744 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 D3 DE D3 DE D3 DE 23 D3 DE 10 0036 0744 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 5/ 0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C 0030/ 7D 21 00 00 CB 39 CB 1F D3 DE D3 DE 23 D3 DE 10

arg1, arg2は前の設定値が残っている。

*;0M

*36;T

0038 0305

0038 0305 7/

*; 1M

*38;T

003A 0305 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4

003A 0305 5F01 1000 0005 0000 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 3/

*: 2M

*3A;T

003B 0304

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 D3 DE 10

003D 030C

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 D3 DE 10

003D 030C 4/

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 10

*3F;1B

*; 3M

*3D;T

003F 0344 5F01 1000 000A 0005 5F5F FADA 5F5E DA52 5F5B 5070 FFB4

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 D3

003F 0344 5F01 1000 000A 0005 5F5F FADA 5F5E DA52 5F5B 5070 FFB4 1/

0020/ 05 00 07 00 23 00 06 10 ED 5B 20 00 2A 22 00 4C

0030/ 7D 21 00 00 CB 39 CB 1F 30 01 19 CB 23 CB 12 10

5-2-15 ポート入力

形 式

* arg1; n I

* ; n I

arg1+nで指定されるポートからデータ(1バイト)を読み込み表示する。nを省略した場合はn=0と等価である。nは $0\sim2$ 55 の10進数とする。また、arg1を省略した場合は、以前に指定されたarg1 が有効となりarg1+nが指定される。

[例]

* 1 A ; 1 I

3 B

*; 1 I

3 B

*A0; I

FF

*; I

FF

*

5-2-16 ポート出力

形 式

*arg1 , arg2; nO

*arg1; nO

arg1+nで指定されるポートへarg2 で示される1バイト データを書き込む。nを省略した場合は、n=0と等価である。nは $0\sim2$ 55の10進数とする。また、arg2を省略した場合は、以前に指定されたarg1が有効となり、ポートarg1+nへarg1(現在のコマンド ライン)を書き込む。

[例]

*B0, FE; 20

*FB; 20

* 3 B , F A ; O

* F C; O

6. 規格

く一般規格>

表 6.1 一般 規格


項 目	規	格	備考
C P U	Z-80 CPUチップ		
語長	1 語 8 ビット 命令 8,16,2 データ 8 ビット アドレス 16 ビット I/Oアドレス 入力,出力,	4,32ビット	
最小命令実行時間	1.6 3 # s		4クロック・サイクル 8ビット レジスタ加算 8ビット レジスタ間転送
СРUクロック	内部クロック(水晶発振) 2.4 外部クロック 0.7~2.5 MHz	576 MHz または	下限周波数はダイナミックRAMのリフレッシュ ・サイクルで決まる。
メモリ	OS RAM LH-2111A4	最大 4 個実装可能 2個 または L H - 4116-3 8 個	ソケット実装ソケット実装
メモリ容量	OS ROM 最大 4 Kバイト OS RAM 256バイト ユーザ RAM 4 Kバイト ま	たは 16Kバイト	ユーザRAM 4 Kバイト実装製品 LH-8H01A 16 Kバイト実装製品 LH-8H01B
メモリ・アドレス	OS ROM 4 Kバイト単位 OS RAM FF00~FF ユーザRAM 4 Kバイト ま ス・アドレス認	たは 16 Kバイト単位にベー	ジャンパ端子 K ₂ ジャンパ端子 K ₂
パラレル I/O インターフェイス	PIO 1個使用 8ビット 入出力データ彩 2ビット シェイク・ハン		
	ユーザ配線領域 16ビンコネクタ 50ビン フ	VDIP IC 4個実装可能 フラット・ケーブル用	コネクタ J ₁
シリアル I/O インターフェイス	UART (8251) 1個個 TTYインターフェース (2 RS-232C インターフ	20 m A電流ループ) 及び	
	コネクタ 26ピン フ	フラット・ケーブル用	コネクタ J 2

項目	規格	備考
カウンタ/タイマ	CTC 1個使用	
	チャンネル 0 システム使用 (ボー・レート作成用)	
	チャンネル1~3 ユーザ開放	
	クロック入力 2.4576MHz(406.9 ns)	
1/O #- h	ユーザ開放 00~CF	
アドレス	システム使用 D0~DF	
	システム・リザーブ E0~FF	
	但し DO PIO ポートA データ	
	D1 PIO ポートA コントロール	
	D2 PIO ポートB データ	
	D3 PIO ポートB コントロール	
	D8 CTC チャンネル 0	
	D9 CTC チャンネル 1	
	DA CTC チャンネル 2	
	DB CTC チャンネル 3	
	DC UART データ	
	DD UART = > FP-N	
	DE W システム NMI (N-Delay)	ブレイク・ポイント
	R ボー・レート、アドレスE リセット	
	DF W システム NMI (Delay)	ステップ・トレース
	R リーダ・ステップ	
ボー・レート	8種類 切り換え 可能	ジャンパ端子 K ₁
	110,150,300,600,1200,2400,4800,9600	
電源	+ 5 V ± 5 % 2.2 Amax	
	+12V±5% 450mA max	
	$-12 V \pm 5\%$ 150 mA max	
動作温度	0°C ~ 50°C	
ボード寸法	270×190×20 単位 mm	
	J ₁ 50ピン フラット・ケーブル・コネクタ	
	(ヒロセ HIF3-50P-2.54DS相当)	
	J ₂ 26ピン	
	(同 上 HIF3-26P-2.54DS相当)	
	J ₃ 100ピン コネクタ 3.175 mm ピッチ	
	(ケル製 4800-100-135 相当)	

表 6.2 バス信号線 規格

項		目		#	規	格	値
アドレス	ス・ノ	ベス	トライ	・ステート	TTL=	ンパティブル	
(*A ₀	~*	A ₁₅)	入力	論理 1	0.0 ~ 0.8 V	(200 / A m	nax at 0.4 V)
データ・	・バフ	Z		0	2.2~5.25 V	(25 # A m	nax at 5.25V)
(*D ₀	·*	(D_7)	出力	論理1	0.5 V max	(4 0 mA	シンク電流)
					2.6 V m i n	(1 0 mA	ソース電流)
			出力ォ	フ状態リー:	ク電流 100μ	A max (V	$v_{cc} = 5.25 V, V_0 = \frac{5.25}{0.4} V$
入出力制	制御組	線	トライ	・ステート	TTLコン	パティブル	
*RFS	Н,	*MREQ	入力	論理1	0.0 ~ 0.8 V	(40 \mu A ma	x at 0.5 V)
*IOR	Q,	*RD		0	2.0~5.25	V (40 μA m	ax at 2.4 V)
₩WR,	₩M	1	出力	論理1	0.4 V max	(32 mA ⇒	ンク電流)
				0	2.4 V min	(5.2 mA ソ	-ス電流)
			出力ォ	フ状態リー:	ク電流 40μA	max(Vcc=	$= 5.25 \text{ V}, \text{ V}_0 = 2.4 / 0.4 \text{ V}$
		*INTU	入力	論理1	0.0~0.8 V		
		*NMIU		0	2.0 ~ 5.2 5	V	
	力			зКΩ	プル・アップ		
制御	線	*WAIT	入力	論理1	0.0 ~ 0.8 V	(40 µ A ma	x at 0.5 V)
		*BUSRQ		0	2.0~5.25	V (4 0 μ A m	ax at 2.4 V)
		*RENB		зКΩ	プル・アップ		
		*DEBG	入力	論理1	0.0 ~ 0.8 V	(0.8 m A ma	x at 0.4 V)
				0	2.0~5.25	V (4 0 # A r	nax at 2.7 V)
		*DDIS	入力	論理1	0.0 ~ 0.8 V	(200 \mu A m	nax at 0.4 V)
				0	2.0~5.25	V (25 \(\mu \) A r	nax at 5.25V)
				1 ΚΩ	ブル・アップ	(内部で74L	S03とwired-0Rになっている
		*BUSAK	出力	論理1	0.4 V max	(16 mA	シンク電流)
出	力			0	2.4 V min	(400 \mu A	ソース電流)
制御	線	*HALT	出力	論理1	0.4 V max	(100mA	シンク電流)
				0	Vсс	(15 mA	typ ソース電流)

項	目			規 格 値
	IEI	入力	論理1	2.0~5.25 V (40 # A max at 2.4 V)
デージー・			0	$0.0 \sim 0.8 \; \mathrm{V} \; (\; 4.0 \mu \; \mathrm{A} \; \; \mathrm{max} \; \; \mathrm{at} \; \; 0.5 \; \mathrm{V} \; \;)$
チェイン			зКΩ	
制御線				
	IEO	出力	論理1	2.7 V min (400μA max ソース電流)
			0	0.5 V max (8mA max シンク電流)
クロック	ø	出力	論理1	2.4 V min (400 / A max ソース電流)
			0	0.4V max (16mA max シンク電流)
		入力	論理1	2.0 ~ 5.2 5 V
			0	$0.0 \sim 0.8$ V
リセット		入力	論理1	0.0 ~ 0.8 V (0.4 mA max at 0.4 V)
(*MRESE	Т)		0	2.0~5.25V(20#A max at 2.7V)
		出力	論理1	0.5 V max (8 mA max シンク電流)
			0	V cc (5 m A ソース電流)



付 録 A

SM-B-80D モニタ ユーザ開放サブルーチン

SM-B-80D のモニタを使用した場合、ユーザ・プログラム内で次の12種のサブルーチンを使用できる。

	エントリ・アドレス	サブルーチン名		
1.	E 0 4 6	READ		
2.	E 0 4 B	WRITE		
3.	E 7 2 7	SPACE		
4.	E 7 1 9	ЕСНО		
5.	E 7 1 E	CRLF		
6.	E 7 0 E	PRHEX		
7.	E 5 4 A	PRADR		
8.	E 7 0 6	A 2 B I N		
9.	E 7 3 7	PRMES		
10.	E 1 1 C	EXIT		
11.	E 3 1 8	FEEDER		
12.	E 5 5 F	GETARG	(ARGBUF FFOB)

一般的使用法

CALL エントリ・アドレス

又は

 サブルーチン名
 EQU
 エントリ・アドレス

 CALL
 サブルーチン名

1. READ

指定チャンネルCHANELより1 キャラクタを読み込む。読み込んだキャラクタは、 ASCIII ードに変換されてA、D レジスタに格納される。A、D は同一内容。CHANEL についてはA – 5 ページ参照のこと。

LD E, CHANEL

CALL READ

注 Eの内容は不変

A、F、Dの内容は変化する。

2. WRITE

指定チャンネルCHANELへDレジスタの内容CHAR1を出力する。

LD E, CHANEL

LD D, CHAR1

CALL WRITE

注 E,Dの内容は不変。

A,Fの内容は変化する。

3. SPACE

指定チャンネルCHANELへスペース(ASCII 20H)を出力する。

LD E, CHANEL

CALL SPACE

注 Eの内容は不変。

A, F, Dの内容は変化する。

4. E C H O

指定チャンネルCHANELより1キャラクタをA,Dレジスタへ読み込み、 同一チャンネルへエコー・バックする。

LD E, CHANEL

CALL ECHO

注 Eの内容は不変。

A, F, Dの内容は変化する。

これは次と同じ操作である。

LD E, CHANL

CALL READ

CALL WRITE

5. CRLF

指定チャンネルCHANELへCR, LFを出力する。

LD E, CHANEL

CALL CRLF

注 Eの内容は不変。

A, F, Dの内容は変化する。

これは次と同じ操作である。

LD D, ODH

CALL WRITE

LD D, OAH

CALL WRITE

6. PRHEX

Aレジスタの内容を2桁の16進数に変換し、指定チャンネルCHANELへ出力する。

LD E, CHANEL

LD A, DATA

CALL PRHEX

注 Eの内容は不変。

A,F,Dの内容は変化する。

7. PRADR

HLレジスタの内容を4桁の16進数に変換し、指定チャンネルCHANELへ出力する。

LD E, CHANEL

LD HL, ADDRS

CALL PRADR

注 Eの内容は不変。

A,F,Dの内容は変化する。

8. ASBIN

Aレジスタの内容をASCII文字とみなし、対応する2進数に変換する。但し、対応する 2進数に変換されるのは、ASCII文字0,1, ………9, A, ……F に対してだけである。

LD A, O

CALL ASBIN

注 A,Fの内容は変化する。

9. PRMES

指定チャンネルCHANELへ文字列を出力する。

MESSGE: DEFM 'HELLO/' <3>

LD E, CHANEL

LD HL, MESSGE

CALL PRMES

注 1. A, F, Dは変化する。

注 2. HLは文字列の先頭アドレスを示す。文字列の最後にはETX(03H)をつける。 Eはチャンネル

10. EXIT

モニタへ制御は復帰する。

J P E X I T



11. FEEDER

指定チャンネル C H A N 9 へ 2 5 6 個の N U L L (0 0 H) を出力する。

LD E, CHAN9

CALL FEEDER

注 Eの内容は不変。

A , F , Dの内容は変化する。

12. GETARG

最大2個までの引数列を入力する。フォーマットはモニタ・コマンドと同じ。

LD E, CHANEL

CALL GETARG

サブルーチン・コール後の状態。

B:引数の個数 0はターミネータのみ

A:ターミネータ(CR , LF , ; , / , \uparrow のいずれか)に対応するASCIII ー

K

HL:第1引数の内容

ARGBUF:FF0B 第1引数の値(下位)

0 C (上位)

0 D 第2引数の値(下位)

0 E (上位)

CHANELの値

CHANELの値は、モニタであらかじめ決められている。

C I Console Input Channel E = 0

CO Console Output Channel E = 0

O I Object Input Channel E = 1

OO Object Output Channel E = 1

S I Source Input Channel E = 2

SO Source Output Channel E=2

 ARGBUF:FF0B
 到191数の値(下位)

 0 C
 (上位)

 0 D
 第2到数の値(下位)

0 = 3		

SM-B-80T 7

65	第1章	SM-B-80T概要	1
	1.1	SM-B-80Tの仕様 ····	2
OF	第2章	取り扱い方法	3
	2. 1	付属品の確認	4
		2.1.1 箱の前面に入っている付属品	4
		2.1.2 箱の内側に入っている付属品	4
	2. 2	ホルダーの使い方 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	5
	2.3	道具の準備	5
	2. 4	接続方法	6
		2.4.1 電源の接続	6
		2.4.2 電源に関する注意事項	7
		2.4.3 オーディオカセットとの接続	
	2. 5		
		2.5.1 メモリの増設	10
		2.5.2 パラレル I/Oポート(PIO)の増設	
		2.5.3 バスドライバの増設	11
	2. 6	モニタプログラム	12
		2.6.1 キーボードパネルの構成	
		2.6.2 キーボードスイッチとコマンド	
		2.6.3 表示	14
		2.6.4 アドレス切り換えスイッチ	
	2.7		
		2.7.1 メモリの内容表示と変更、キーボード確認	16
		2.7.2 0番地スタートの確認	17
		2.7.3 ブレーク動作の確認	18
		2.7.4 ユーザレジスタの内容表示と変更、1命令実行、LED動作の確認	
		2.7.5 メモリ動作の確認	20
		2.7.6 オーディオカセットインターフェースの動作の確認	23
	第3章	操作説明	
	3. 1		
	3. 2		
		3.2.1 データのセット	
		3.2.2 アドレスのセット	26

		3.2.3 メモリへの書き込み	7
		3.2.4 メモリの内容表示と変更	7
		3.2.5 ユーザレジスタの内容表示と変更	9
		3.2.6 プログラムの実行	2
		3.2.7 ステップ動作	2
		3.2.8 ブレーク動作	3
	3. 3	オーディオカセットとの接続	5
	٥	3.3.1 プログラムのカセットテープへのストア	5
		3.3.2 プログラムのカセットテープよりのロード	7
	3. 4	ブログラムの作成とデバッグの仕方3	8
		3.4.1 プログラムの作成手順	8
		3.4.2 プログラムのデバッグの仕方	2
第 4	章	モニタプログラム4	6
	4. 1	概 要	6
	4.2	構 成	6
	4.3	モニタサブルーチン 4	7
		4.3.1 セグメントデータ変換サブルーチン 4	8
		4.3.2 文字データ変換サブルーチン 5	1
		4.3.3 キー入力、LED表示サブルーチン 5	2
		4.3.4 タイマーサブルーチン	3
		4.3.5 カセットロードサブルーチン	4
		4.3.6 カセットストアサブルーチン	6
		4.3.7 LED表示サブルーチン	8
	4.4	モニタワーキングエリアのメモリマップ	9
第 5	章	SM-B-80Tハードウェア	1
	5. 1	マイクロコンピュータの基本的を構成	1
	5.2	SM-B-80Tのシステム構成 ····· 6	2
	5.3	アドレス配置	3
		5.3.1 ノモリアドレス	3
		5.3.2 ボートアドレス	
	5.4	リスタート回路	
	5.5	アドレス変換回路6	
	5.6	ステップ回路 6	
	5.7	アドレスデコード回路6	
		5.7.1 メモリアドレスデコード回路	9
		5.7.2 ポートアドレスデコード回路	0

	5.8	オーディオカセットインターフェース回路	70
		5.8.1 データのフォーマット	70
		5.8.2 変調回路	71
		5.8.3 復調回路	71
		5.8.4 リモート回路	74
	5. 9	キーボード	74
		5.9.1 表示回路	74
		5.9.2 キー入力回路	76
	5. 1 (PIO ₁ 周辺回路 ·····	77
第6	章	システムの拡張	79
	6.1	1ピット出力ポート	79
		6.1.1	79
		6.1.2 使用方法	79
		6.1.3 電気的特性	80
	6.2	バラレル I/Oポート(PIO2)	80
		6.2.1 PIO2周辺回路 ····	81
		6.2.2 PIOのプログラミング法	81
	6. 3	キーボードインターフェース(PIO1)	86
	6.4	E P R O M 使用方法	87
	6.5	コントロール信号用パッファ	88
	6.6	双方向性アドレスバッファ	90
	6.7	双方向性データバッファ	90
付:	録		
	1.	CPUボード部品配置図	92
	2.	キーボード部品配置図	93
	3.	CPUポード回路図	94
	4.	キーボード回路図	98
	5.	端子配列表	0 0
	6.	端子信号説明表1	0 2
	7.	使用部品リスト1	0 5
	8.	モニタプログラムリスト1	0 7

第1章 SM-B-80 T概要


シャープ SM-B-80 Tは、これからマイクロコンピュータを理解し、実際に使ってみようという方、あるいは、 実際にソフトウェアのデバッグに使用したり、ハードウェアに応用しようという方のために開発されたトレーニング用 ワンボード・マイクロコンピュータです。

SM-B-80Tは次のような特長をそなえております。

- (1) SM-B-80Tは、完全組み立て済みポードであるため、電源を接続するだけでキースイッチよりプログラムを メモリに書き込んで、その実行ができます。
- (2) オーディオカセットテープレコーダとのインターフェースを内蔵しており、開発したプログラムをカセットテープに記録保存し、必要なときに自由に再生ができます。

(リモート端子により自動、または、マニュアルによるカセットのスタート/ストップが可能)

- (3) ポード上でメモリ(RAM, ROM)、パラレル I/O ポート、バスドライバを増設可能です。
- (4) キーボードとのインターフェースに使用している PIOは、キーボードを使用しないときは単独使用が可能です。
- (5) システムに組み込み可能なボードサイズ (CPUボード)を採用し、外部との接続に100ピンコネクタを設けています。(270 × 190 mm 3.175 mmピッチ)



1.1 SM-B-80Tの仕様

CPU LH-0080 (Z-80CPU)

クロック 2.4576 MHz (4.9152 MHz クリスタル使用)

ROM LH-7055×1個 1Kバイト実装(モニタプログラム) MAX2Kバイト

EPROMも可能(2708タイプ)

RAM LH-2111A4×2個 256パイト実装

LH-2114-3×2個 1Kバイト実装

MAX 3.25Kバイト

シリアル 1/0 ポート オーディオカセットテレコとの入出力専用

入力端子 : イヤホン端子または外部スピーカ端子

出力端子 : AUX端子またはLINE端子

制御端子: REM

転送速度 : 300ピット/秒

変調方式 : FMチェックサムを実施

パラレル I/O ポート $LH-0081 \times 1$ 個 8ビット×2ポート (キーボードインターフェース)

MAX LH-0081×2個

入力装置 キーボードスイッチ 25個

データキー 16個

ファンクションキー 9個

出力装置 8桁7セグメントLEDによる 16 進数表示

レジスタ名についてはシンポル表示

動作モード シングルステップ(1命令実行)&オート実行

モニタプログラム アドレス E000番地よりPROMにて実装

リスタートアドレス スイッチにてアドレス切り換え可能

○○○○番地 : ユーザプログラム開始アドレス

E ○ ○ ○ 番地 : モ ニ タプログラム開始アドレス

電 源 外部電源が必要

+5V ±5% 最大2A (標準構成)

動作温度 0~40℃

キー ポード: 139×190mm

第2章 取り扱い方法




図2.1 SM-B-80Tの取り扱い方法

2.1 付属品の確認

SM-B-80Tには、次の付属品が含まれています。必ず確認してください。

2.1.1 箱の前面に入っている付属品

 (1) SM-B-80Tユーザーズマニュアル
 1冊

 (2) SM-B-80Tアプリケーションマニュアル
 1冊

 (3) Z-80CPUプログラミング・リファレンスカード
 1冊

 (4) CPUボード 100 ピンコネクタ
 1個

 (5) LS I資料
 2部





図2.2 中面に入っている付属品の配置

2.1.2 箱の内側に入っている付属品






図2.3 内側に入っている付属品の配置

2.2 ホルダーの使い方

CPUボードの両端に取り付けられているホルダーは、プリント板を浮かすためのものです。プリント板を増すときにはホルダー同志を重ね合わせられるようになっています。

ホルダーでプリント板は約2cm浮いた状態になりますが、安全を考えてプリント板の下に導電性のあるもの(金属類など)は絶対に置かないでください。




図 2.4 ホルダーの使い方

2.3 道具の準備

SM-B-80 Tを動作させるに必要な道具は次のようになります。

- (1) 直流安定化電源 5V 最大2A(標準構成)×1台
- (2) オーディオカセットテープレコーダ

AUX端子またはLINE端子とイヤホン端子、または外部スピーカ端子がついているものが必要です。 リモート端子がついてなくても使用できますが、ついていれば自動スタート/ストップができますので便利で す。

(注) オーディオカセットのイヤホン端子がクリスタルイヤホン専用となっている場合には、インビーダンスの差により誤動作しますので、この用途には不適当です。

2.4 接 続 方 法

SM-B-80 T の接続は基本的には次のようになります。また、キーボードとの接続は J_2 (34 ピン)の1 ピン表示と 34 芯フラットケーブルの1 ピン表示(着色部)を合わせて接続します。




図 2.5 SM-B-80Tの基本的を構成

2.4.1 電源の接続

電源を接続するために2本の電線が必要ですが、+5Vに赤色、0V(GND)に黒色の線を使うのがよいでしょう。

電源を接続するには、図 2.6 のようにプリント板の電源配線部分に半田付けする方法と、図 2.7 に示した J_1 (100 ピンコネクタ)のピンに半田付けする方法があります。




図2.6 プリント板へ半田付けの場合




図 2.7 J_1 (100 ピン コネクタ) へ半田付けの場合


 $+12\,\mathrm{V}\,\&\,-5\,\mathrm{V}\,$ の電源は、3電源の $\mathrm{E}\,\mathrm{PR}\,\mathrm{OM}\,(\,2\,7\,0\,8\,$ タイプ)を使用するときのためのものです。詳細は $6.4\,\mathrm{項}$ の $\mathrm{E}\,\mathrm{PR}\,\mathrm{OM}$ 使用方法を参照してください。

2.4.2 電源に関する注意事項

電源には、AC スイッチとDC スタンパイスイッチの両方が付いているものを使用してください。 AC スイッチだけが付いている電源を使用するときは、図 2.9 のようにDC スイッチを付けてください。

(注) 電源のACスイッチ ON / OFF 時に電源トランスに発生するサージ電流で、DC出力にスパイク上の異常電圧が乗ることがあります。

最悪の場合にはIC などの素子に悪影響を与えます。



AC スイッチ DC スイッチを付加する O O O +5V GND

図2.9 DCスイッチを取り付けた場合

ユーザROMエリアに3電源のEPROM(2708タイプ)を使用するときも電源にはDCスタンパイスイッチが付いたものを使用してください。

DC スタンパイスイッチがない電源はDC スイッチを外付けしてください。


3電源を使用するときの電源投入順序と切断順序




2.4.3 オーディオカセットとの接続

メモリに入っているデータ(プログラム)をカセットテーブに記録したり、カセットテーブに記録したデータ をメモリに読み込んだりできます。これにより作成したプログラムをカセットテーブに記録して保存できます。 また、必要なときにはいつでもカセットテーブに記録したプログラムを再生できます。


- (1) メモリの内容をカセットテープに記録(カセットテープへのストア)
 - (a) オーディオカセットにカセットテープをセットします。
- (b) リモート用ケーブルの一方をCPUボードのREM端子へ、他方をカセットのリモート端子へ差し込みます。
 - (c) AUX/イヤホン用ケーブルの一方をCPUボードのAUX端子へ、他方をカセットのAUX端子へ差し込みます。
 - (d) カセットの巻き戻しボタジを押してカセットを巻き戻し状態にしてから次のキー操作で巻き戻してください。



- (e) テープの巻き戻しが終わりましたらカセットの PLAY ボタンとREC (録音) ボタンを同時に押して録音 状態にしてください。
- (f) メモリの内容をカセットテープに書き込む (記録)場合は、次のキー操作を行ってください。




- (2) カセットテープよりの読み込み (カセットテープよりのロード)
 - (a) オーディオカセットにカセットテープをセットします。
 - (b) リモート用ケーブルの一方をCPUポードのREM端子へ、他方をカセットのリモート端子へ差し込みます。
 - (c) AUX/イヤホン用ケーブルの一方をCPUボードのPHONE端子へ、他方をカセットのイヤホン端子へ差し込みます。
 - (d) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。



(e) テープの巻き戻しが終わりましたらPLAYボタンを押して再生状態にし、カセットの音量ツマミを中間 ~最大の間にしてください。

また、音質調整ツマミがあればこれも中間~最大の間にしてください。

(f) カセットテープの内容をメモリに読み込みたい場合は、次のキー操作を行ってください。



(注)カセットテープを巻き戻す場合は、磁気テープの部分で停止してください。 (テープの頭の部分には磁気テープでない所があります。)

2.5 システムの拡張

SM-B-80T は、ボード内で簡単にメモリ、バラレル I/Oボート、バスドライバを増設できますが、その方法について説明します。

2.5.1 メモリの増設

ポード内では、ROM1K パイト、RAM1.25 K パイトを実装していますが、さらに、ROM を 1K パイト、RAM を 2 K パイト増設できます。


増設方法を次に示します。

- (1) ROMを増設するときは、図 2.10 に示す部品番号 U_{17} の位置に取り付けます。
- (2) RAMを増設するときは、1 K パイト単位に図 <math>2.10 に示す部品番号の位置に次のように取り付けます。

o1Kバイト増設の場合 U25 と U34 の位置に取り付けます。


○2Kバイト増設の場合 …… U25 と U34, U26 と U35 の位置に取り付けます。

(注) ROMにEPROMを使用する場合は、6.4項(第6章)を参照してください。



2.5.2 バラレル I/Oポート(PIO)の増設

バラレルの I/O ポートとして 8 ピット× 2 ポート (Z-80 PIO× 1 個) 増設できます。 PIOを増設するときは、図 2.11 に示す部品番号 U_{51} の位置に取り付けます。 また、このPIOの I/O ポートの信号ラインは J_3 (44 ピンコネクタ端子)に配線されています。 J_3 の端子配列は付録 5 の端子配列図を参照してください。



J₃ 適合コネクタ : 4600-044-112 ケル㈱製

図2.11 PIOの増設

2.5.3 パスドライバの増設

SM-B-80T では、双方向性アドレスバス、双方向性データバス、コントロール信号用バスを設けていますので、システムを拡張したいときは図 2.12 に示す部品番号 $U_1\sim U_9$ の位置に取り付けてください。

 \mathbf{J}_1 (100ピンコネクタ端子)の各信号の端子配列は、付録 $\mathbf{5}$ の端子配列図を参照してください。

○双方向性アドレスパス …… $U_5 \sim U_8$ の位置に 8 T 2 6 を取り付けます。

o双方向性データパス $U_{1,2}$ の位置に $8\,T\,2\,6$ を取り付けます。

oコントロール信号用バス …… U3 の位置に8T97を、U4 の位置に8T28を、U9 の位置に7404を取り付けます。




図2.12 パスドライバの増設


双方向性データパスの制御方法については6.7項を参照してください。

(注) ICをプリント板に半田付けする際に使用する半田コテは、アース付きのものを使用してください。

2.6 モニタプログラム

SM-B-80Tには、プログラムの誤りを捜し出し、修正する機能をもったモニタプログラムが実装されています。 以下にモニタプログラムの簡単な説明をします。

2.6.1 キーボードパネルの構成



ロレジスタキー(上部分とA~Fキー)レジスタの指定に使用します。

○データキー (下部分とA~Fキー)16進数を入力するときに使用します。

2.6.2 キーボードスイッチとコマンド

WRITE

LOAD

INC

STOR

DEC

キー

レジスタ

+-

SM-B-80Tで使用するキーボードスイッチのコマンドについて説明します。

RESET プログラム異常(プログラム暴走)によるCPU停止などに対して、システムを初期状態に戻します。

SHIFT このキー操作後、ダブルファンクション構成キーの上部コマンドが有効になります(ファンクションキーの青色文字のコマンド)。

REG' REG': レジスタの内容を表示させるときに、補助レジスタを指定します。 REG REG: レジスタの内容を表示させるときに、主レジスタを指定します。

REM REM: オーディオカセット用のリモートスイッチをON/OFF します。

ADRS: データ表示部に表示している16進数4桁のデータを、アドレスとしてアドレス表示部に表示し、そのアドレスのメモリ内容をデータ表示部に表示します。

マールまご切の下げのがはまごしている10世界で、カオーマリンのまごがはまごしている

データ表示部の下位2桁に表示している16進数データを、アドレス表示部に表示しているメモリのアドレスへ書き込み、アドレス表示を+1します。

あるいは、データ表示部の下2桁、または、4桁に表示している16進数データを、アドレス 表示部に表示しているレジスタに書き込み、次のレジスタ名を表示します。

RUN アドレス表示部に表示しているアドレスからユーザプログラムを実行します。

STEP プログラムカウンタ (PC) が示しているアドレスからユーザプログラムを1命令実行します。

LOAD: カセットテープに記録されたプログラム (16進データ)を、そのプログラムで指定されているアドレスのメモリへ書き込みます。 (プログラムのロード)

INC: アドレス表示部に表示しているアドレスを+1し、データ表示部にそのアドレスのメモリの内容を表示します。

または、アドレス表示部に表示しているレジスタ名を次のレジスタ名に変更し、データ表示部にそのレジスタの内容を表示します。

STOR: アドレス表示部に表示しているアドレスから、データ表示部に表示しているアドレスまでのメモリの内容を、カセットテープに記録します。(プログラムのストア)

DEC: アドレス表示部に表示しているアドレスを-1し、データ表示部にそのアドレスの メモリの内容を表示します。

または、アドレス表示部に表示しているレジスタ名を前のレジスタ名に戻し、データ表示部にそのレジスタの内容を表示します。

□~F : データ(16進数)の入力に使用します。

PC

アドレス表示部にレジスタ名を表示し、データ表示部にそのレジスタの内容を表示します。

SP スタックポインタIX インデックスレジスタXIY インデックスレジスタY

プログラムカウンタ

- BA ブレークアドレスレジスタ
- BC プレークカウンタ
- I インターラプトページアドレスレジスタ
- IF インターラプトイネーブルフラグレジスタ
- A(A') アキュムレータ
- F(F') フラグレジスタ
- B(B') Bレジスタ
- C(C') Cレジスタ ()内は補助レジスタ
- D(D') Dレジスタ
- E(E') Eレジスタ
- H(H') Hレジスタ
- L(L') Lレジスタ

2.6.3 表示

16進数とレジスタ名は、7セグメントLEDに次のように表示します。

(1) 16進数キーと表示

+ -	表示	+ -	表 示	+ -	表示	+ -	表示
0	121	4	<i>I_</i>	8	E	С	Ľ
1	1	5	5,	9	15/	D	ızİ
2	=="	6	E	A	<i> - </i>	E	E
3	= 1	7	1-1	В	1=1	F	F

表 2.1 16進数の表示

(2) レジスタキーと表示

レジスタを表示させる場合、主レジスタは REG'REG' キーを、補助レジスタは SHIFT キーを押した後、 REG キーを押してから下記レジスタキーで表示させます。 REG

主レ 補助レジスタ ス キー + -表 示 表 示 キー 示 P C A A SP В В 1-1 I X С С **___** IY D D I E E I F F H Η L L

表 2.2 レジスタの表示

2.6.4 アドレス切り換えスイッチ

SM-B-80Tは、アドレス切り換えスイッチの設定を変えることによりCPUのリスタートアドレスを次の ように変更できます。





リスタートアドレスはE000番地となります。 E000 : モニタプログラムの開始アドレス


リスタートアドレスは0000番地となります。 0000: ユーザプログラムの開始アドレス

2.7 簡単な動作の確認

SM-B-80Tが正常に動作しているかどうかを次の順序で確認してください。操作方法の詳細は、第3章を参照してください。

2.7.1 メモリの内容表示と変更(メモリへの書き込み)、キーボード確認

次のキー操作で7	セグメントLED	の表示内容を確認してく	ださい。このキー操作の	前の電源投入で、LED
ns [] [] [] []		- を表示しているか確認	思してください。 [二]	
を表示していないと	à d RESET ≠	ーを入力してください。		
キー操作		ADDRESS	DATA	
アドレススイッチ E000側				E000:モニタプログ ラム開始アドレス
電源投入				モニタプログラムスタート
REM ADRS				××:0000番地内容
P C 0	F			キー操作に対応した表示 は表 2.1 を参照してくだ さい。
D IY	WRITE			0000番地内容を16 進数のD3に変更(メモリへの書き込み)
D C	WRITE			
I F 7 6	WRITE		7 5 × ×	
IY 3 E	WRITE		$\exists E \times \times$	
PC A	WRITE	<u> </u>		
B A I F 7	WRITE	<u> </u>		
P C H 8	WRITE	<u> </u>		



(注)××は O~Fの16進数字なら全て可です。

2.7.1でメモリに書き込んだデータ(プログラム)は、2.7.2~2.7.4項の動作確認でも使用します。

2.7.2 0番地スタートの確認

ユーザRAM領域の開始アドレス、0000番地からプログラムを実行するかを確認します。 前項、2.7.1に引き続いて次のキー操作でREM端子用LEDが点灯することを確認してください。

ADDRESS キー操作 DATA REM · LED アドレススイッチ ユーザプログラム開始アド 0000側 レス RESET

消灯します。

2.7.3 ブレーク動作の確認

2.7.1 項でメモリに書き込んだプログラムを使用してブレーク動作を確認します。 2.7.2 項に引き続いて次のキー操作で表示を確認してください。

キー操作		ADDRESS	DATA	
アドレススイッチ E000側				モニタプログラ ム開始アドレス
RESET				
REG' B A 4		69-	\times \times \times	
PC PC 0	P C B C 5	<u> </u>	<u> </u>	ブレークアドレ スを 0 0 0 5番 地に設定
WRITE		<u> </u>		751-100
PC SP 1	WRITE	/		繰り返し回数を 1回に設定
PC PC 0	P C I Y 3	/ -	<u> </u>	2.7.1項のプロ グラムを 0 0 0 3番地より開始
REM ADRS			- 3 3 E	します。
RUN		7v-97 FVZ	プランスアキュムレ フラグレジータ内容 スタ内容	実行後、プレー クアドレス 0 0 0 5 番地を表示 して停止します。

(注)××は0~Fの16進数字なら全て可です。

プログラム実行をブレーク動作で行うと、ADDRESS表示部にブレークアドレスを、DATA表示部にアキュムレータの内容とフラグレジスタの内容を表示してプログラム実行を停止します。

2.7.4 ユーザレジスタの内容表示と変更、1命令実行、LED動作の確認

2.7.3項のブレーク動作確認に引き続き次のキー操作で表示を確認してください。LED動作は、D.P. も含めた全セグメントを点灯させて確認します。 (D.P.はデシマル・ポイントの略)

キー操作	ADDRESS	DATA
REG A	[7] -	ロA:アキュ ムレータ内
P C H WRITE	<u> </u>	容 アキュムレータ内 容を16進数 の08に変更 します。
STEP	0005	
REG B		実行して停止 「コ 「コ 「
STEP		\times \times \times
SHIFT REG' A		D S : 補助ア
STEP		X X X X
RUN	<i>8.8.8.8.</i>	日。日。日。日。 メント点灯

(注)××は0~Fの16進数なら全て可です。

1命令を実行してプログラム実行を停止するときは、ADDRESS表示部に次の命令の先頭アドレスを、DATA表示部に1命令実行後のアキュムレータとフラグレジスタの内容を表示します。


2.7.5 メモリ(1Kパイト)動作の確認

1KバイトRAM(LH-2114-3×2個)に1バイト単位で16進数の00、または、FFを書き込んだ直後に読み出しを行い、メモリが正常であることを確認します。

次のキー操作でプログラムをメモリへ書き込んでください。プログラムの格納には、モニタワーキングエリア 用RAMを使用します。


キー操作			ADDRESS	DATA
F	F	PC PC 0	\times \times \times	FFGG
REM ADRS			F F 10 10	
P C 0	I 6	WRITE	F F 10 /	
F	F	WRITE		[= = × ×
I X 2	S P	WRITE	FF = 3	
F	F	WRITE		[- - × ×
P C 0	I Y 3	WRITE	F F 5	
I F 7	P C 0	WRITE	FFDB	17 _ × ×
I F 7	Е	WRITE	F F 10 7	7 E × ×
В	H 8	WRITE	FFDB	
I X 2	P C 0	WRITE	FFGG	
P C 0	В	WRITE	FFBB	
I F 7	С	WRITE	FFDB	[7] [× ×

B BC 5	WRITE	FFDE 5××
I X B	WRITE	
IX PC 0	WRITE	FFGSXX
F G	WRITE	FFDFEXX
P C B A 4	WRITE	
IX H 8	WRITE	
F PC	WRITE	
D IY	WRITE	FF / 3 E/ 3 × ×
D C	WRITE	
I F 7 6	WRITE	F F / 5 7 5 × ×
IX 2 IX 2	WRITE	F F / 6 2 2 × ×
E SP	WRITE	FF 17 E /××
F	WRITE	
BA 4 F	WRITE	FF 19 4F××
E D	WRITE	
B A I Y 3	WRITE	FF 15 43××
D F	WRITE	



(注)××は0~Fの16進数字なら全て可です。

メモリへのプログラム書き込みが終了し、書き込み誤りがなければ次のキー操作で、メモリの動作を確認します。



メモリが正常であればREM端子用LEDが点灯します。メモリに動作不良があると、最初の動作不良点のアドレスをADDRESS表示部に、DATA表示部上位2桁にメモリに書き込んだデータを、下位2桁にメモリから読み出したデータを表示してプログラムを終了します。




この例では、メモリアドレス0100番地に書き込んだ16進数のFFが、読み出して7Fに変化しているのが確認できます。

2.7.6 オーディオカセットインターフェースの動作の確認

(1) オーディオカセットへの書き込み

2.7.5 項でメモリに書き込んだプログラムを次のキー操作でオーディオカセットに書き込んでください。 オーディオカセットに書き込む前には、オーディオカセットを録音状態にしてください。



オーディオカセットに書き込み中は、REM端子用LEDが点灯するだけで何も表示しません。 オーディオカセットへの書き込みが終了すると、ADDRESS表示部に書き込み終了アドレスの次のアドレスを、DATA表示部にはそのまま書き込み終了アドレスを表示します。


(注) REM端子をオーディオカセットに接続した状態でカセットテープの巻戻し、早送りを行いたいときは

REM ADRS キー操作でREM端子をONしてください。止めたいときは、同じキー操作をするか、RESET キー操作でREM端子を OFF してください。

(2) オーディオカセットよりの読み込み

(1)で書き込んだプログラムを、オーディオカセットより読み込みます。

プログラムを読み込む前に、プログラム書き込み前の位置にテープを巻き戻して再生状態にしてください。



オーディオカセットよりの読み込みが終了したら、次のキー操作で読み込んだプログラムをチェックしてください。表示内容は、2.7.5 項を参照してください。

キー操作	ADDRESS DATA	
$ \begin{array}{ c c c c }\hline F & F & PC & PC \\\hline 0 & 0 & 0 \\\hline \end{array} $	FFDD FFDD	
REM ADRS		0
LOAD		1
LOAD INC	- - - - - - - - - - - - -	2
LOAD		7

第3章 操作説明

この章では、SM-B-80 Tを操作する上で必要なキーの使い方、表示の見方、オーディオカセットの使い方などを説明します。

3.1 システムのリセット

電源を投入したとき、または、 RESET キーを押したときにシステムは初期状態に戻されます。また、初期状態に戻されたあとのリスタートアドレスは、2.6.4 項で説明したようにモニタプログラム開始アドレスE000番地が、ユーザプログラム開始アドレス0000番地に変更できます。

3.2 モニタプログラムの基本的な操作方法

SM-B-80 Tに実装していますモニタプログラムの操作方法を以下に説明します。


3.2.1 データのセット

セットしたいデータを 16 進数キー PC 0 ~ F で入力します。 このとき押したキーに対応した文字をデータ表示部に表示します。

(操作例1)

16進数の1Aをセットする例を	示します。アドレス切り換えスイッチはI	€000側に設定しておきます。
		(3.2.1項以降もE000側に設定)
キー操作	ADDRESS	DATA
RESET		に に に に に に に に に に に に に に に に に に に
SP 1		□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□
A		[] [] Aを入力
(注) RESET キー操作後、:	表示は全て0になります。	

(操作例2)




3.2.2 アドレスのセット

メモリへのデータ書き込み、メモリの内容表示やプログラムの実行をさせたいアドレスを16進数でキー入力

REM
ADRS
キーを押すと、入力したデータをアドレスとして表示し、そのアドレスのメモリの内容をアドレス表示部の下2桁に表示します。


(操作例)



3.2.3 メモリへの書き込み

データを書き込みたいメモリのアドレスを16進数で4桁キー入力し、REM ADRS キーでアドレスとして指定します。次に書き込みたいデータを16進数で2桁キー入力し、WRITE キーを押すとセットしたアドレスのメモリにデータが書き込まれます。また、アドレス表示部は次のアドレスを示し、そのメモリの内容をデータ表示部下2桁に表示します。

(操作例)



3.2.4 メモリの内容表示と変更


メモリの内容を表示させたいアドレスを16進数でキー入力し、REM ADRS キーでアドレスとして指定すると、そのアドレスのメモリの内容をデータ表示部下2桁に表示します。また、表示させたメモリの内容を変更したいときは、新しいデータをキー入力し、WRITE キーを押すとメモリの内容が変更され、次のアドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。さらに次のアドレス、または、一つ前のアドレス

のメモリ内容を表示させたいときは LOAD INC キー、または、 STOR DEC キーを押します。すると INC キーでは次のアドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。 STOR DEC キーでは DEC コーン前のアドレスをアドレス表示部に、そのメモリの内容をデータ表示部に表示します。

 LOAD INC
 キーはアドレスの表示を+1します(次のアドレスを表示します)。

 STOR DEC
 キーはアドレスの表示を-1します(一つ前のアドレスを表示します)。


(操作例)



3.2.5 ユーザレジスタの内容表示と変更

コーザレジスタの内容を表示させたいときは REG キーを押した後レジスタ名に対応したキーを入力します。すると、そのレジスタのシンボル名をアドレス表示部に、レジスタの内容をデータ表示部に表示します。ただし、補助レジスタ(A' B' C' D' E' F' H' L')の内容を表示させたいときは REG キーを押す前に SHIFT キーを押してください。また、表示させたレジスタの内容を変更したいときは、新しいデータをキー入力し、 WRITE キーを押すとレジスタの内容が変更され、次のユーザレジスタのシンボル名をアドレス表示部に、そのレジスタの内容をデータ表示部に表示します。

(操作例1)



このほかにユーザレジスタの内容を連続して表示させたいときは、操作例1の方法でユーザレジスタの中のどれかを指定し、 LOAD キー、または、 STOR キーで次々とレジスタの内容を表示させることができます。

(操作例2)

	シスタの内容を連続して表示させる例を示します。
キー操作	ADDRESS DATA
REG PC REG 0	プログラムカウンタの内容を表示
LOAD	プログラムカウンタ内容 スタックポインタ の内容を表示
LOAD	スタックポインタシンボル表示 スタックポインタ内容 主レジスタ F の 内容を表示
LOAD INC	F レジスタ 内容
LOAD	H'レジスタ内容
LOAD	L'レジスタ内容 「
LOAD	F'レジスタ内容 「」 「
STOR DEC	プログラムカウンタ内容 表示
STOR DEC	F'レジスタ内容 「ニー」
STOR DEC	Fレジスタ内容 最初のプログラム カウンタへもどり その内容を表示
	プログラムカウンタ内容

+	_	レジスタ	表	示	表示の順
Т			ADDRESS	DATA	INC D
REG ¹	PC	プログラムカウンタ	[=]	\times \times \times	
	S P	スタックポインタ	59-	\times \times \times	
	I X	インデックスレジスタX		\times \times \times	
	I Y	インデックスレジスタY	1141-1	X X X X	
	ВА	プレークアドレスレジスタ	L A -	\times \times \times	
	ВС	ブレークカウンタ	<u> </u>		
	I	インターラプトページ アドレスレジスタ	-		
	ΙF	インターラプトイネーブ ルフラグレジスタ	15-		
	Н	主Hレジスタ	[-, -		
	L	主Lレジスタ			
	A	主アキュムレータ	8 -		
	В	主Bレジスタ	<u> -</u> -		
	С	主Cレジスタ	[
	D	主Dレジスタ			
	E	主Eレジスタ	E -		
	F	主フラグレジスタ	F -	[[]	
SHIFT REG	H	補助H' レジスタ			
	L	補助L! レジスタ	11 -		
	A	補助アキュムレータ	[7] -	151 151 × ×	
	В	補助B゚レジスタ	[151 151 × ×	
	С	補助C'レジスタ	<u> -</u> ' -		
	D	補助D' レジスタ	1211 -		
	E	補助E'レジスタ	[= -		
	F	補助フラグレジスタ	<i>[=</i> <i>i</i> <i>-</i>	1_1 1_1 × ×	4

3.2.6 プログラムの実行

作成したプログラムをSM-B-80 Tに実行させるには、プログラムの開始アドレスをアドレスセットし、

RUN キーを押しますと、アドレスセットしたメモリアドレスよりプログラムを実行します。また、プログ

ラムの最後にHAL T命令を書き込んでおきますとHAL T命令を実行した後、プログラムの実行を停止します。

(操作例)

アドレス0100番地からプロク	・ラムを実行させ	る例を示します。	
キー操作		ADDRESS	DATA
PC SP PC 0	P C 0	\times \times \times	
REM ADRS			
			0100番地内容
RUN			0100番地 からプログラ ムを実行
(注) ×××× は、01	00を入力する	前の表示を表わします。	
また、プログラムを0000	番地から実行さ	せる場合は、アドレスス	イッチを0000側に設定して RESET
キーを押すことにより実行を開	始できます。		

3.2.7 ステップ動作


作成したプログラムに誤りが有る場合などに、そのプログラムを1命令ずつ実行させながら(ステップ動作) メモリやレジスタの内容を確認していけばプログラムの誤りの箇所を発見することができます。

ステップ動作をSM-B-80 Tに行わせるには、ステップ動作をさせたいプログラムの開始アドレスを16進数でプログラムカウンタ(PC)に書き込み、 STEP キーを押すとプログラムを1命令実行してプログラム 実行を停止します。このため STEP キーを押して1命令実行して停止するごとにメモリの内容やレジスタの内容を確認することができ、プログラムのどの部分に誤りがあるかを調べることができます。

プログラムを1命令実行して停止したときにはアドレス表示部に次に実行するアドレスを、データ表示部の上位2桁にアキュムレータの内容を、下2桁にフラグレジスタの内容を表示します。

(操作例)

アドレス0100番地からプログラムをステップ動作させる例を示します。



ステップ動作でプログラム実行を停止した後、 RUN キーを押すとアドレス表示部に表示しているアドレスからプログラムを実行します。

3.2.8 ブレーク動作

ブレーク動作は、ブレークアドレスレジスタに書き込んだアドレスの一つ前までの命令をブレークカウンタに書き込んだ回数だけ実行して停止します。

ブレーク動作を使用しますと、プログラムの中に同じ命令をある条件になるまで何度も繰り返す命令があると きに、ステップ動作と組み合わせて使用すれば効率よくプログラムの誤りを発見できます。

ブレーク動作をSM-B-80 Tに行わせるには、プログラム実行を停止させたいアドレス(ブレークポイント)をブレークアドレスレジスタ(BA)に書き込み、ブレークカウンタ(BC)には実行回数を書き込みます。そして、ブレーク動作をさせたいプログラムの開始アドレスをアドレスセットし、RUN キーを押すと、ブレークアドレスレジスタ(BA)が指すアドレス(ブレークポイント)の一つ前の命令までのプログラムを、ブレークカウンタ(BC)が0になるまで実行して停止します。また、このときはアドレス表示部にブレークアドレスレジスタの内容(ブレークポイント)を表示し、データ表示部の上位2桁にアキュムレータ内容を、下2桁にはフラグレジスタ内容を表示します。

(注) ブレーク動作での繰り返し回数は、 $1\sim255$ 回です。ブレークカウンタが0のときはブレーク動作は行わずに普通のプログラム実行となります。

ブレークポイントは、CPUの命令のオペレーションコード(OPコード)が入っているアドレスでなければなりません。

オペレーションコードが入っているアドレス以外をプレークポイントとして設定しますと、プレーク動作を行いません。

キー操作		ADDRESS	DATA
REG' REG	B A 4	6 8-	ブレークア レスレジス を指定 ブレークアドレスレジスタ内容
P C 0	S P A B	6 8 -	0 186
WRITE		<u> </u>	ブレークポントとして 01AB番 ブレークカウンダ内容
I 6	B A 4	6 E -	
WRITE		-	「」「」「」「」」」。 Iレジスタ内容
P C 0	SP PC PC 0	/ -	
REM ADRS			0100をドレスとし指定
RUN		プレークポイントを表示	0100番地内容 ブレークボントでプロラム実行停

ブレーク動作でプログラム実行を停止した後、 STEP キーを押すとブレークポイントよりステップ動作を 実行します。また、 RUN キーを押したときはブレークポイントよりブログラムを実行します。


3.3 オーディオカセットとの接続

プログラムを入れるRAMメモリは、電源が切れるとその内容が壊われてしまい作成したプログラムの保存がききません。

そとでSM-B-80 Tは一般のオーディオカセットをプログラム保存に使用しています。SM-B-80 Tにはこのオーディオカセットとの間でプログラム(データ)をやりとりするためのインターフェースを内蔵しています。


3.3.1 プログラムのカセットテープへのストア(プログラムの書き込み)

プログラムをカセットテープへストアするときは図3.1に示すように接続してください。



プログラムをカセットテープへストアするときは、次の手順で行ってください。


- (1) オーディオカセットにカセットテープをセットします。
- (2) リモート用ケーブルの一方をCPUポードのREM端子(EJ_1)へ、他方をカセットのリモート端子へ差し込みます。
- (3) AUX/イヤホン用ケーブルの一方を<math>CPUボードのAUX端子(EJ_2)へ、他方をカセットのAUX端子へ差し込みます。
- (4) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。



(注) リモート端子をキーで制御する場合は反転式になっていますので、リモート端子がONのときの REM ADRS キー操作では OFF、また、逆にリモート端子が OFF のときの SHIFT REM ADRS キー操作ではON 状態になります。

- (5) テープの巻き戻しが終わったらカセットのREC(録音) ボタンとPLAYボタンを同時に押して録音状態にしてください。
- (6) 次にアドレス表示部に、ストアしたいプログラムが入っているメモリの開始アドレスをセットし、データ表示部にプログラムの終了アドレスをセットして SHIFT 次に STOR DEC キーを押すと自動的にカセットが動き出し、カセットテープへのストアを始めます。
 ストアが終了すると自動的にカセットを停止して、データ表示部にストア前にセットしたプログラムの終了アドレスを、アドレス表示部に終了アドレスの次のアドレス(終了アドレス+1番地)を表示します。
 また、ストア中はREM用LEDが点灯します。

(操作例)



3.3.2 プログラムのカセットテープよりのロード(プログラムの読み込み) プログラムをカセットテープよりロードするときは図3.2に示すように接続してください。





図3.2 プログラムをロードするときの接続

カセットテープからプログラムをロードするときは次の手順で行ってください。


- (1) オーディオカセットにカセットテープをセットします。
- (2) リモート用ケーブルの一方をCPUボードのREM端子(EJ_1)へ、他方をカセットのリモート端子へ差し込みます。
- (3) AUX/イヤホン用ケーブルの一方をCPUボードのPHONE端子へ、他方をカセットのイヤホン端子、または、外部スピーカ端子へ差し込みます。
- (4) カセットの巻き戻しボタンを押して巻き戻し状態にしてから次のキー操作でテープを巻き戻してください。



- (5) テープの巻き戻しが終りましたらカセットのPLAYボタンを押して再生状態にし、カセットテレコの音量 ツマミを中間~最大の間にしてください。また、音質調整ツマミがあればこれも中間~最大の間にしてくだ さい。
- (6) 次に SHIFT LOAD トーを押すと自動的にカセットが動き出しロードを始めます。
 ロードが終了すると自動的にカセットを停止して、アドレス表示部にロードしたプログラムの開始アドレスを、データ表示部に終了アドレスを表示します。また、ロード中はREM用LEDが点灯します。
- (注)カセットテープにストアするとき、最初の約30秒間はデータ1が書き込まれていますので、テープを巻き戻して再生状態にしたときは、この部分でテープを止めてください。
 詳細は4.3.5項のカセットテープへの書き込みフォーマットの説明を参照してください。

データ1の音をスピーカに再生すると、ピー(2.4 kHz)という音がします。また、データ0はポー(1.2 kHz)という音がします。

(操作例)



プログラムをロード中に次のような表示になったときは、プログラムの読み込みエラーですので最初からやり なおしてください。

(注)使用するカセットテーブに傷がありますとプログラムの読み込みエラーの原因となりますので新しいものと交換してください。

プログラム読み込みエラーのときの表示



3.4 プログラムの作成とデバッグの仕方

SM-B-80 T の基本的な操作方法がわかりましたので次に実際にプログラムを作成して、そのプログラムのデバッグの仕方を説明します。

3.4.1 プログラムの作成手順

SM-B-80Tを使用してのプログラムの作成手順を説明します。




図3.3 プログラムの作成手順

(例)

オーディオカセットのリモート端子用LEDを約1秒周期で点滅させます。


ただし、リモート端子にはCPUのポートアドレスDC(16進数)を割り当てていますので、次の命令でLEDを点灯させたり消灯させたりできます。

CPU命令	機械語	REM·LED
OUT (ODCH), A	D 3 D C	点 灯
IN A, (ODCH)	DBDC	消灯

(注) (ODCH)のHは、DCが16進数であることを表わします。また、Oはアセンブラの命令で、A~Fで始まるアドレスの前に書きます。

(1) フローチャート(流れ図)

フローチャートを図3.4 に示します。この中で約0.5 秒間を数えるのにサブルーチンを使用しています。このサブルーチンの中でも、0.1 秒を数える部分と、0.1 秒を5 回数えて0.5 秒にする部分に分けています。したがって0.1 秒を5 回数えるのを10 回にすれば1 秒点灯、1 秒消灯というように変更できます。



メインルーチン

サブルーチン TIME · COUNT




図3.4 フローチャート

(2) ソースプログラムを機械語に変換したリストを示します。 プログラムの開始アドレスは0000番地、終了アドレスは0018番地です。


Z-80 ASSEMBLER V1.1 PAGE 1

	アドレス	機械語		7	センブリ言語
1				ORG	0
2	0000	D 3 D C	LOOP:	OUT	(ODCH), A
3	0002	CDOCOO		CALL	TCOUNT
4	0005	DBDC		IN	A, (ODCH)
5	0007	CDOCOO		CALL	TCOUNT
6	$0 \ 0 \ 0 \ A$	18F4		J R	\$ - 1 0
7	0 0 0 C	0605	TCOUNT:	LD	B, 5
8	0 0 0 E	21E624	LOOP1:	LD	HL, 24E6H
9	0 0 1 1	2 B	LOOP2:	DEC	HL
10	0012	7 C		LD	A, H
11	0013	B 5		OR	L
12	0014	2 0 F B		J R	NZ, \$-3
13	0016	10F6		DJNZ	\$ - 8
1 4	0018	C 9		RET	

ソースプログラムを機械語に変換するときは次の点に注意してください。

(a) 16ビットのデータをレジスタなどに設定するときの上位8ビットのデータと下位8ビットのデータの並 びは次の例に示すようにします。

(例)



メモリには、21,00,24の順序で書き込みます。

(b) リラティブジャンプ ("JR") などを使用するときの例を示します。

(例)



「JR NZ, \$-3」の\$-3はアセンブラの命令で、「JR NZ, \$-3」のアドレス0023番地から-3番地(0020番地)へ戻るととを意味します。

ただし、機械語に変換するときは「JR NZ.\$-3」の次のアドレス0025番地を00とし、戻りたいアドレスまで-1を行います。

ディスプレイスメントがプラスのときは、次のアドレスを00とし、+1を行います。


(例)

アドレス	アセンブリ言語	機械語
		4
0020	-JRNZ, \$+4	2003
0022	LD A, H	0 0 ······7 C
0023	LD B, O1H	01020601
0024	LD C, 05	030E05

- (3) 機械語に変換したプログラムをキーボードより入力します。 機械語に変換したプログラムをアドレス0000番地よりメモリに書き込んでください。
- (4) カセットテープにストアします。(3)でメモリに書き込んだプログラムをカセットテープにストアしてください。プログラムはアドレス〇〇〇〇~0018番地のメモリに書き込まれています。
- 3.4.2 プログラムのデバックの仕方


3.2.7項のステップ動作、3.2.8項のブレーク動作を使ってプログラムに誤りがないかを調べます。


(操作例)



STEP アキュムレータ内容 フラグレジスタ内容 ここで、アドレス 0 0 0 C 番地の命令 「L D B, 5」でBレジスタに 1 6 進数の 0 5 が書き込まれたかを確 認します。 REG В REG Bレジスタ内容 続いてステップ動作させます。 STEP アキュムレータ内容 フラグレジスタ内容 ここで、アドレス 0 0 0 E 番地の命令「L D H L , 2 4 0 0 H 」でH L レジスタペアに 1 6 進数 0 2 4 0 0 が書き込まれたかを確認します。 REGI Η REG 8 Hレジスタ内容 LOAD INC レレジスタ内容 (2) ブレーク動作 ブレークポイントを0018 番地、繰り返し回数を1回としてアドレス0011番地よりブレーク動作させ きす。 REG BA

ブレークカウンタ内容





SM-B-80 Tで使用するモニタプログラムについては第4章で詳しく説明します。

第4章 モニタプログラム

4.1 概 要

SM-B-80 Tのモニタブログラムは、SM-B-80 Tのキー、LED、カセットインターフェースなどを制御し、またユーザ プログラムの実行、修正を行います。次にモニタブログラムの主な機能と特長を示します。また付録8 にモニタブログラムのリストを示します。

機能

- ① ユーザレジスタの内容表示、および変更
- ② メモリの内容表示、および変更
- ③ ユーザプログラムの実行
- ④ ユーザプログラムのステップ実行
- ⑤ カセットテープよりのロード、およびストア
- ⑥ ブレークポイント、ブレークカウンタ機能

特 長

- ① レジスタのシンポル表示
- ② 16ピットレジスタの変更が容易に行える
- ③ オーディオカセットのリモート操作
- ④ カンサスシティ規格採用

4.2 構 成

モニタプログラムは、次の三つの部分より構成されています。

- ① メインルーチン
- ② コマンド処理ルーチン
- ③ 割り込み処理ルーチン

メインルーチンは、キー入力を待ち、入力されたキーに従って処理を進めます。データキーが入力されると、そのデータをLEDに表示し、またコマンドキーが入力されると、そのコマンドの処理ルーチンへ制御を移します。 コマンド処理ルーチンは、各コマンドキーに対応した処理を行います。

割り込み処理ルーチンは、SM-B-80Tで使用しているノンマスカブルインターラプトの処理ルーチンで、レジスタの退避、ブレークカウンタの更新などを行います。




図4.1 モニタプログラム構成

4.3 モニタサブルーチン

モニタで使用しているいくつかのサブルーチンを、ユーザプログラムで使用することができます。 モニタサブルーチンの名前と開始アドレスを次に示します。

	名	前			アドレス	
1	セグメントデー	タ変換サブ	ルーチン	(SEGCON)	E 3 2 4	
2	文字データ変換	サブルーチ	ン	(DISP)	E 2 F 7	
3	キー入力・LE	D表示サブ	ルーチン	(KEYIN)	E 3 3 F	
4	タイマーサブル	ーチン		(WAIT)	E 2 B 7	
(5)	カセットロード	サブルーチ	ン	(LOAD)	E1C6	
(6)	カセットストア・	サブルーチ	ン	(STORE)	E 2 3 6	
7	LED表示サブ	ルーチン		(SCAN)	E 3 7 0	

以降の説明では、アドレスの代りに4.4項のメモリマップの名前を使用します。

4.3.1 セグメントデータ変換サブルーチン SEGCON

〈機 能〉

DISBUF内の文字データをセグメントデータに変換してSEGBUFにストアします。

<開始アドレス>

E324番地

<使用レジスタ>

A, F, B, C, D, E, H, L

ADDR, DATAの内容は、二つのバッファDISBUFとSEGBUFを通して表示されます。 まずADDR, DATAは、サブルーチンDISP1によって文字データに変換され、DISBUFに格納されます。次に各文字データは、サブルーチンSEGCONによってセグメントデータに変換され、SEGBUFに格納されます。SM-B-80Tでは、LED表示をソフトウエアで行っているためキー入力・表示サブルーチンの実行中のみSEGBUFのデータはLEDに表示されます。





図4.2 表示データの変換

SM-B-80Tは、表 4.1 に示す 2 6 種の文字を表示することができます。 各文字には順に番号が割り当ててあってこの番号をこの文字の文字データと呼びます。またLEDのどのセグメントを点灯させるかに対応したデータをこの文字のセグメントデータと呼びます。

7 6	5	4	3	2	1	0
-----	---	---	---	---	---	---

ピット7 ピット6 ピット5 ピット4 ピット3 ピット2 ピット1 ピット0

図 4.3 セグメントデータ



LED

文字	文字データ	セグメント	LED
0	0 0	5 C	121
1	0 1	06	/
2	0 2	5 B	=
3	03	4 F	=
4	0 4	66	1_1
5	0 5	6 D	5
6	0 6	7 D	151
7	0 7	2 7	-
8	0.8	7 F	151
9	09	6 F	15/
A	0 A	7 7	1-1
В	0 B	7 C	1=1
С	0 C	3 9	! _

	-1		
文字	文字データ	セグメント データ	LED
D	0 D	5 E	<u> - </u>
E	0 E	7 9	1=
F	0 F	7 1	<i> -</i>
Н	1 0	7 4	1-1
L	1 1	3 8	! _
P	1 2	7 3	 _
Х	1 3	7 6	<u> -</u>
Y	1 4	6 E	<u> - </u>
_	1 5	4 0	-
1	1 6	2 0	-
空白	1 7	0 0	
I	1 8	06	/
S	1 9	6 D	15,

表 4.1 文字表示変換表 (16進数)




図4.4 セグメント変換サブルーチン

リターン

<注 意>

SEGCONは、デシマルポイントをサポートしていません。

デシマルポイントを点灯するには、SEGBUFの対応するバイトのピット7を1にしなければなりません。

<例>

LEDに1~8の数を表示するルーチンです。

	アドレス	機械語		アセン	ブリ言語
1				ORG	0
2	0000	21D5FF		LD	HL, DISBUF
3	0003	0608		LD	B, 8
4	0005	7 0	LOOP:	LD	(HL),B
5	0006	2 3		INC	HL
6	0007	1 0 F C		DJNZ	LOOP
7	0009	CD24E3		CALL	SEGCON
8	0 0 0 C	CD3FE3		CALL	KEYIN

4.3.2 文字データ変換サブルーチン DISP

<機 能>

ADDR, DATAの内容を文字データに変換してDISBUFにストアし、SEGCONをコールしてセグ メントデータをSEGBUFにストアします。

<開始アドレス>

E2F7番地

<使用レジスタ>

A, F, B, C, D, E, H, L, B', D', E', H', L'

〈フローチャート〉




図 4.5 文字データ変換サブルーチン

<例>

LEDに1~8の数を表示するルーチンです。

	アドレス	機械語	アセンフ	プリ言語
9			ORG	0
10	0000	213412	LD	HL,1234H
11	0003	2 2 E 1 F F	LD	(ADDR),HL
12	0006	217856	LD	HL,5678H
13	0009	22DFFF	LD	(DATA), HL
1 4	0 0 0 C	CDF7E2	CALL	DISP
15	0 0 0 F	CD3FE3	CALL	KEYIN

4.3.3 キー入力・LED表示サブルーチン KEYIN

<機 能>

SEGBUF内のセグメントデータをLED表示し、キー入力を待ちます。キー入力があればそのキー番号を Aレジスタに入れてリターンします。

<開始アドレス>

E33F番地

<使用レジスタ>

A', F', C', IX, IY を除く全レジスタ

<出 カ>

図4.6にキーの位置とキー番号の対応図を示します。(16進)

1 3	1 4	1 1	1 2	•	RESET + -
С	D	E	F	1 7	
8	9	A	В	1 0	
4	5	6	7	1 6	
0	1	2	3	1 5	

図 4.6 キー番号

<例>

入力したキーのキー番号をLEDに表示します。

	アドレス	機械語			アセン	ブリ言語
16					ORG	0
17	0000	CD3FE3	LOOP	:	CALL	KEYIN
18	0003	6 F			LD	L, A
19	0004	2600			LD	H, 0
20	0006	2 2 D F F F			LD	(DATA), HL
21	0009	CDF7E2			CALL	DISP
22	0 0 0 C	18F2			J R	LOOP

4.3.4 タイマーサブルーチン WAIT

<機 能>

Bレジスタの内容をnとすると、n×0.5秒後にリターンします。

<開始アドレス>

E 2 B7 番地

<使用レジスタ>

A, F, B, H, L

〈フローチャート〉




図 4.7 キー入力・LED表示サブルーチン

<フローチャート>




図 4.8 タイマーサブルーチン

<例>

1秒ごとにREM用LEDが点滅します。

	アドレス	機械語		アセン	ブリ言語
23				ORG	0
24	0000	DBDC	LOOP:	IN	A, (REM)
25	0002	0602		LD	B, 2
26	0004	CDB7E2		CALL	WAIT
27	0007	D3DC		OUT	(REM), A
28	0009	0602		LD	B, 2
29	0 0 0 B	CDB7E2		CALL	WAIT
30	0 0 0 E	18F0		J R	LOOP

4.3.5 カセットロードサブルーチン LOAD

<機 能>

カセットテープよりメモリヘデータまたはプログラムをロードします。

<開始アドレス>

E1C6番地

<使用レジスタ>

A, F, B, C, D, E, H, L

〈データフォーマット〉

SM-B-80 Tのカセットインターフェースは、カンサスシティ規格を採用しており、次に示す仕様となっています。

モード 直列非同期 伝送速度 300 #-マーク(論理"1") 2400Hz を8サイクル スペース(論理"0") 1200Hz を4サイクル テープヘッダ テープの開始よりマーク周波数を30秒間記録 プロックヘッダ マーク周波数を5秒間記録 スタートピット 1ビット(論理"0") ストップビット 2ビット(論理"1") データビット 8ピット




図 4.9 カセットテープデータフォーマット

レコードナンバーは、レコードのシークェンスナンバを示す。1~最大255
レコードサイズは、 このレコードのデータ長を示す。 最大255バイト
レコードタイプは、 このレコードの種類を示す。"0"の場合、エンドレコード "1"の場合、データレコードです。

〈注 意〉

もしロード中にエラーを生じると、LEDへ"----- "を表示してモニタへ戻ります。






図4.10 カセットロードサブルーチン

4.3.6 カセットストアサブルーチン STORE

<機 能>

カセットテープへデータ、または、プログラムをストアします。 とのルーチンをコールする前にストアするメモリブロックの開始アドレスをADDRへ、最終アドレスをDA TAにセットしていなければなりません。

<開始アドレス>

E236番地

<使用レジスタ>

A, F, B, C, D, E, H, L

〈データフォーマット〉

4.3.5 参照

<例>

○番地より100番地の内容をカセットへストアします。

	アドレス	機械語	アセンブリ言語	
31			ORG 0	
32	0000	210000	LD HL, O	
33	0003	2 2 E 1 F F	LD (ADDR),H	L
34	0006	210001	LD HL,100H	
35	0009	2 2 D F F F	LD (DATA),H	L
36	0 0 0 C	CD36E2	CALL STORE	

〈フローチャート〉




図4.11 カセットストアサブルーチン

4.3.7 LED表示サブルーチン SCAN

〈機 能〉

SEGBUF内のセグメントデータをLEDに表示します。

SM-B-80 TではLEDの表示をダイナミックスキャンで行っているため続けてコールしてください。

<開始アドレス>

E 3 7 0 番地

<使用レジスタ>

A, F, C, D, H, L

<例>

LEDに1~8の数を表示 ます。

	アドレス	機械語		アセン	ブリ言語
37				ORG	0
38	0000	21D5FF		LD	HL, DISBUF
39	0003	0608		LD	B, 8
40	0005	7 0	LOOP1:	LD	(HL),B
41	0006	2 3		INC	HL
42	0007	1 0 F C		DJNZ	LOOP1
43	0009	CD24E3		CALL	SEGCON
44	0 0 0 C	CD70E3	LOOP2:	CALL	SCAN
45	000F	18FB		J R	LOOP2

〈フローチャート〉




図 4.12 LED表示サブルーチン

4.4 モニタワーキングエリアのメモリマップ

SM-B-80Tは、FF00番地よりFFFF番地までの256バイトのモニタ専用RAMを持っています。 このRAMはモニタのワーキングエリアとして用いられます。

0000		77	71. A-71111.12-A II
FFFF	BADDR	Н	ブレークアドレスレジスタ H
FFFE	D. C. O. VINIO	L	L
FFFD	BCOUNT		プレークカウンタ
FFFC	PC	Н	
FB		L	
FA	A		
F 9	F		
F 8	I		
F 7	IF		
F 6	В		
F 5	С		
F 4	D		
F 3	E		
F 2	Н		
F 1	L		
F 0	Α'		ユーザレジスタ
EF	F'		セーブエリア
ΕE	В'		
ED	C'		
EC	D'		
EВ	Ε'		
EA	Н'		
E 9	L'		
E 8	1 17	Н	
E 7	ΙX	L	
E 6		Н	
E 5	ΙΥ	L	
E 4	0.7	Н	
FFE3	SP	L	
FFE2		Н	
E 1	ADDR	L	アドレスレジスタ
FFEO		Н	
DF	DATA	L	データレジスタ
FFDE	REMSW	_	リモートスイッチフラグ
FFDD	FLAG		キーインプットフラグ
FFDC		8	
DB		7	
DA		6	
D 9	DISBUF	5	
D8		4	ディスプレイバッファ
D 7		3	
D 6		2	
FFD5		1	

		0	
		1	
SEGBUF			セグメントバッファ
		1	
MODE			モードフラグ STEP/RUN
		Ĵ	a ====================================
STACK		ĺ	モニタスタックエリア
		_	
		9	3
USER			ユーザースタックエリア
	SEGBUF	MODE	MODE STACK

表 4.2 モニタワーキングエリア

ユーザスタックとして154パイトのエリアが確保されています。スタックポインタはリセットするたびにと のエリアを指すよう設定されますので、サブルーチンネスティグは87まで可能です。

第5章 SM-B-80Tハードウェア

この章では、SM-B-80 Tの構成、ハードウエアについて説明します。 なお、LSIについては付属のLSI資料を参照してください。

5.1 マイクロコンピュータの基本的な構成

マイクロコンピュータは、基本的にはCPU、メモリ、I/Oポートで最小のシステムが構成できます。 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25.1 25




図5.1 基本的 な構成

マイクロコンピュータのシステムとしては一般的に経済性、信頼性から制御プログラム(モニタプログラム)を ROMに書いておき、RAMは、データの保存場所として、また、スタックとして使用しています。

Z-80 CPUは5V単一電源で動きますので、ROM、RAMに5V単一電源の6のを使えば電源の種類が少なくてすみ、電源構成が簡単になります。

コンピュータシステムには、コンピュータ内部と外部世界とを結ぶ(データ交信) I/O回路が必要です。 図 5.1 の構成では、I/Oポートとして Z-80 PIOを使用しています。

Z-80 PIOは、CPUから送られてきたデータを外部に出力したり、また、外部から入力されたデータを コンピュータ内部のデータバスに取り込んだりします。

図 5.1はマイクロコンピュータの基本的な構成ですので、メモリなどのアドレス配分はアドレス信号を直接使用 していますが、将来メモリなどの拡張を考えた場合、アドレスデコードしてアドレス配分をした方が非常に有利と なります。

5.2 SM-B-80Tのシステム構成

図5.2 にSM-B-80 Tのシステム構成を示します。

CPU BOARD




図 5.2 SM-B-80Tのシステム構成

SM-B-80 TはC PUにLH-0080 (Z-80 C PU)を使用しています。

ROMにはバイポーラのLH-7055(1Kバイト)を使用し、モニタブログラムを書き込んで1個実装しています(最大2個まで搭載できます)。

RAMにはモニタブログラム専用のLH-2111A4(256パイト)と、ユーザ用としてLH-2114-3(1K パイト)を使用しています。また、LH-2114-3は最大3 Kパイトまで拡張できます。さらに、メ モリのチップ選択はアドレスデコード回路でアドレス信号 $A_8 \sim A_{15}$ をデコードした信号を使用しています。

オーディオカセットインターフェースは、8251 (UART) を使用してのデータの並列、直列変換回路と変調回路、復調回路、リモート回路、分周回路より構成されます。

バラレルのI/OボートはLH-0081(Z-80 PIO)を使用しています(オプション)。この他に、キーボードとのインターフェースに使用しているLH-0081&キーボードを使用しなければバラレルI/Oボートとして使用できます。

キーボードは、25キー、8桁7モグメントLED、デコード回路、LED駆動回路より構成し、34芯のフラットケーブル(J₂)でCPUボードと接続しています。

アドレス、データ、コントロール信号はパッファを介して100ピンコネクタ (J_1) へつながっていますので、パッファを取り付けることにより J_1 を用いてシステムを拡張できるようになっています。

SM-B-80Tはこの他に、リスタートアドレス変換回路、リセット回路、水晶発振回路などにより構成されています。

図5.3 にSM-B-80Tのシステム構成の詳細を示します。

5.3 アドレス配置

SM-B-80Tのメモリアドレス、ポートアドレスについて説明します。

5.3.1 メモリアドレス

表 5.1 に SM-B-80 Tのメモリアドレスを示します。

メモリのアドレス配置は、アドレス信号 $A_{15}\sim A_{8}$ をデコードして各メモリのチップ選択信号として使用しています。

ROMは、アドレスE000番地~E1FF番地の2Kパイトに配置しています。

モニタプログラムが使用するRAMは、アドレスFF00番地~FFFF番地の256バイトに配置しています。

ユーザ用RAMは、アドレス0000番地~0BFF番地の3Kバイトに配置しています。

5.3.2 ポートアドレス

表 5.2 にSM-B-80Tのポートアドレスを示します。

ポートアドレスの配置は、アドレス信号 $A_7\sim A_0$ をデコードして各 \mathbb{I}/\mathbb{O} ポートの選択信号として使用しています。

ポートアドレスのDE~FFは将来のシステム拡張用としています。




図5.3 システム構成

アドレス	容量	メモリ	內 容
FFFF FF00	256	RAM	LH-2111A4 (ワーキングエリア)
FEFF			
E800	5 K + 7 6 8		ブランク
E7FF			LH-7055
E400	1 K	ROM	(オプション)
E3FF	1 77	DOM	LH-7055
EOOO	1K	ROM	(モニタプログラム)
DFFF			
0000	53K		ブランク
OBFF	2 K	RAM	LH-2114 (オプション)
0400			
03FF	1 K	RAM	LH-2114-3
0000	. 12	10.1111	(ユーザエリア)

アドレス	內容	
FF		
DE	システム予備	
DD	U44 F/F セット (OUT命令) リセット(IN命令)	
DC	リモート端子 ON (OUT命令) OFF(IN命令)	
DB	コントロール	
DA	8251	
D 9	STEP	
D 8	ARES	
D 7	ポートBコントロール	
D 6	PIO2 ポートBデータ	
D 5	FIO2 ポートAコントロール	
D 4	ポートAデータ	
D 3	ポートBコントロール	
D 2	ポートBデータ PIO ₁	
D 1	ポートAコントロール	
D 0	ポートAデータ	
CF		
0.0	ブ ラ ン ク	

表 5.1 メモリアドレス

表 5.2 ポートアドレス

5.4 リスタート回路

リスタート回路は、電源を投入したとき、 RESET キーを押したときにCPU, PIO, 8251, F/Fなどをリセットするためのものです。

電源を投入、または、 RESET キーを押すことにより \overline{RES} が "L" レベルとなり、この "L" レベルの間が リセット期間となります。また、この信号は C_1 と R_8 の時定数で "H" レベルになりますが、 "H" レベルになるとリスタートします。

CPU, PIO, F/Fに対してはRESETが、8251に対してはRESETがリセット信号になります。
**
また、MRESETは外部よりリセット信号を入力するラインです。

図5.4にリスタート回路を示します。また、図5.5にタイミングを示します。




図 5.5 電源投入および手動リスタートのタイミング波形


RESET キーを押したときのチャタリングはC1と R8 の時定数を充分に大きくして防いでいます。

5.5 アドレス変換回路

アドレス変換回路は、アドレス切り換えスイッチでCPUのリスタートアドレスをユーザプログラムの開始アドレス 0 0 0 0 番地か、モニタプログラムの開始アドレス E 0 0 0 番地のどちらかに変換するためのものです。 図 5.6 にアドレス変換回路を示します。

Z-80 CPUのリスタートアドレスは0000番地ですが、アドレス切り換えスイッチをE000側に設定しておきますと \overline{RESET} により $7474(U_{47})$ が "H" にセットされますので、CPUのアドレス信号 $A_{15}\sim A_{13}$ を "H" (1) にします。これによりアドレスがE000番地に変換されます。

モニタプログラムをE000番地より実行しますと次の命令が書き込まれていますのでCPUのプログラムカウンタ(PC)の書き換えと、7474(U_{47})を "L" にリセットするためアドレス信号 $A_{15}\sim A_{13}$ を "H"(1)にするのを中止します。命令の詳細は付録8のモニタプログラムリストを参照してください。






図5.6 アドレス変換回路

5.6 ステップ回路

ステップ回路は、シングルステップ機能によりプログラムの中の1命令を実行したときにNMI (ノンマスカブルインターラブト)を発生させるためのものです。

図 5.7 にステップ回路を、図 5.8 にステップ回路のタイミング波形を示します。

STEP キーを押しますとCPUが \overline{STEP} (ポートアドレスD9)を"L" レベルにします。このSTEPで74LS74(U_{27} -½)を"H" にセットしてカウンタ74161(U_{36})をカウント可能な状態にします。また、同時に74161(U_{36})にD, C, B, Aの入力状態(1011)をセットします。

プログラムの1命令を実行してカウンタが1011になるとNMIを発生してCPUに送り、CPUはこれに対してアドレス信号にノンマスカブルインターラブトのアドレス0066番地を出力します。これをステップ動作の処理ルーチンE066番地に変換しています。

処理ルーチンでは、 \overline{ARES} (ポートアドレスD 8)を "L" レベルにして 74 L S 74 (U_{27} -1/2) と 74161 (U_{36})をリセットし、1命令実行後の結果をユーザレジスタに退避させ、次の命令が入っているアドレスをアド




図 5.8 ステップ回路タイミング波形

5.7 アドレスデコード回路

アドレスのデコード回路には、メモリのチップ選択用信号を発生させるメモリアドレスデコード回路と、PIO,8251のチップ選択信号や、ステップ回路などに使用する制御信号を発生させるボートアドレスデコード回路があります。

5.7.1 メモリアドレスデコード回路

図5.9にメモリアドレスデコード回路を示します。

ユーザRAM領域のデコード回路では、アドレス0000番地~1FFF番地を1Kバイト単位でデコードしていますが、0C00番地~1FFF番地の5Kバイトは使用していません。

ROM領域は、アドレスE000番地~FFFF番地を1Kバイト単位でデコードしていますが、E800番地~FFFF番地の5Kバイトは使用していません。ただし、FF00番地~FFFF番地の256バイトはモニタプログラム専用のRAM領域(LH-2111A4)に使用しています。

メモリのアドレスについては表 5.1 を参照してください。




図5.9 メモリアドレスデコード回路

5.7.2 ポートアドレスデコード回路

図 5.10 にポートアドレスデコード回路を示します。

ポートアドレスはD0~DFまでデコードしていますが、このうちモニタプログラムがD0~DDまでの14 ポートを使用しています。

アドレスの詳細については表5.2を参照してください。




図 5.10 ポートアドレスデコード回路

5.8 オーディオカセットインターフェース回路

オーディオカセットインターフェース回路は、8ビットの並列データを直列データに変換し、この直列データを 可聴帯域のオーディオ信号に周波数変調してオーディオカセットに出力します。また、オーディオカセットからの 周波数変調されたオーディオ信号をシリアルデータに変換し、さらに8ビットの並列データに戻します。

オーディオカセットインターフェース回路は、変調回路、復調回路、システムクロックの分周回路、リモートス イッチ回路により構成されます。

図5.14にオーディオカセットインターフェースの回路を示します。

5.8.1 データのフォーマット

SM-B-80 Tでは、カセットテープへはカンサスシティ標準フォーマットで記録していますが、その仕様は次のようになっています。

(1)	モード	直列非同期
(2)	データ伝送速度	3 0 0 ポー(ビット/秒)
(3)	マーク(論理"1")	2400 Hzで8サイクル
(4)	スペース(論理"0")	1200 Hzで4サイクル
(5)	テープヘッダ	テープの開始部分にマーク(論理"1")を30秒間記録
(6)	プロックヘッダ	データブロックとデータブロックとの間にマーク (論理"1")を 5 秒間記録
(7)	データブロック長	255バイト
(8)	スタートピット	1ビット(論理"0")

(9) ストップビット 2 ビット(論理"1")

(10) データビット 8ビット

(11) エンドプロック 終わりの部分にスペース(論理"0")を5秒間記録

CPUからの8ビット並列データは8251 (U A R T)で直列データに変換し、自動的にスタートビットを1ビット、ストップビットを2ビット付加します。




図5.11 データフォーマット

データフォーマットの詳細は4.3.5項のカセットロードサブルーチンを参照してください。

5.8.2 変調回路

変調回路では、8251(UART)からのシリアルデータを論理"0"のとき1200 Hz、論理"1"のとき2400 Hz に周波数変調します。

さらに、この変調したデータをフィルタと増幅器を通してAUX端子へ出力します。




図 5.12 変調回路タイミング波形

5.8.3 復調回路

復調回路では、カセットテープに記録したデータをカセットのイヤホン端子からCPUポードのPHONE端子に入力し、1200Hz をデータ"0"、 2400Hz をデータ"1" に変換します。

PHONE端子に入力したデータは増幅され74 LS 14 (U₄₆)でパルスに波形整形されます。この整形された信号とクロック(614.4 k Hz)でカウント回路を働かせます。

カウント回路では、®点の入力信号(データ)が1200Hz のときはバルスになり、2400Hz のときは"1"になるように設定していますので⑥点のような波形になります。

との $\hat{\mathbb{C}}$ 点の信号から $8251(U_{50})$ の $RXD(レシーブデータ)と<math>\overline{RXC}(\nu$ シーブクロック)を作っています。また、 $8251(U_{50})$ は \overline{RXC} の立ち上がりでRXDを読み込みます。





図 5.13 復調回路タイミング波形



5.8.4 リモート回路

リモート回路は、プログラムのロード、または、ストアのときにオーディオカセットを自動的にONさせるためのものです。

リモート回路は、CPUの次の命令で $74LS74(U_{44})$ を"1" にセットしたり、"0" にリセットしたりしてリレーを制御しています。また、リレーがONのときは $LED(D_4)$ も点灯させています。

アセンブリ言語	機械語	リレー	LED	
OUT (ODCH), A	D 3 D C	ON	点灯	
IN A. (ODCH)	DBDC	OFF	消灯	

また、このリモート回路はユーザの方がプログラムで上記命令を使用することにより制御できます。

5.9 キーボード

SM-B-80Tのキーボードの表示部、キー入力部の構成について説明します。

キーボードは、PIO1(U49)から出力された信号のデコード回路、8桁7セグメントLEDの駆動回路、キーボードスイッチ回路より構成されています。また、キーボードとCPUボードとは34芯のフラットケーブルで接続していますので、CPUボードとキーボードを切り離してPIO1(U49)をバラレル I/Oボートとして使用することができます。

5.9.1 表示回路

表示回路では、 PIO_1 (U_{49})のポートAの信号をLEDのセグメント信号に使用し、ポートBの上位 4ビット $B_7\sim B_4$ を7445(U_5) でデコードした信号をLEDの桁信号とキースイッチのスキャン信号として使用しています。また、ポートBの下位 3ビット $B_3\sim B_0$ はキースイッチの入力ラインとして使用しています。

表示回路では、図 5. 16 の表示タイミングに示すようにダイナミック駆動しています。また、桁信号と桁信号の間に約1 5 μs の表示しない時間を設けて桁信号波形の立ち上がりが悪くなっても次の桁に影響しないようにしています。

との 15μ s の時間は PIO_1 (U_{49})のポートBの B_7 信号を"1"にして作っています。

LEDのセグメントと、PIO $_1$ のポートAの信号との対応は次のようになっています。

ポートA信号名	LEDセグメント	
A_0	A	
A_1	В	
A_2	С	A
A_3	D	F / G / B
A_4	E	E / C
A_5	F	\overline{D} $\bigcirc D. P.$
A_6	G	
A ₇	D. P.	




図 5.15 表示回路




図 5.16 表示タイミング波形(LEDへの信号波形)

5.9.2 キー入力回路

キー入力回路は、LEDの1~6桁目の信号(7445デコーダ出力)をキースイッチのスキャンに使用しています。また、PIO1の B_3 ~ B_0 を入力ラインとして使用しています。

キースイッチを押さない状態では $B_3\sim\ B_0$ が抵抗 $R_{31}\sim R_{34}$ により "H" レベルとなっています。


キースイッチを押すと、押された入力ラインに桁信号の"L"が入力されPIO1 へ入力されます。


 PIO_1 へ入力されたデータをCPUはソフト的にどのキーが押されたかを判断してそのキーに対応する処理を行います。

キースイッチを2つ以上押したときでも1つのキーだけが有効になるようキーに優先順位を設けています。 キー優先順位

 $\begin{array}{l} {\tt RESET>^{PC}_{0}>^{SP}_{1}>^{IX}>^{IX}_{2}>^{IX}_{3}>^{BA}_{4}>^{BC}_{5}>^{I}_{6}>^{IF}_{7}>^{H}_{8}>^{L}_{9}>{\tt A}>{\tt B}>{\tt C}>{\tt D}>{\tt E}>{\tt F}>^{REG}_{REG}>} \\ {\tt LOAD}_{1NC}>^{STOR}_{DEC}>{\tt RUN}>{\tt STEP}>{\tt WRITE}>^{REM}_{ADRS}>{\tt SHIFT} \end{array}$

キースイッチのチャタリングに対しては、前後各5msソフト的にキーを読み込まないようにしています。





5.10 PIO1 周辺回路

CPUポードとキーボードとのインターフェースに PIO_1 (並列入出力コントローラ)を使用しています。 🛛 5.19 に PIO_1 の周辺回路を示します。

モニタプログラムでは、 PIO_1 のポートA8ビットを出力ポートとして、ポートBの $B_0 \sim B_3$ を入力ポート、 $B_4 \sim B_7$ を出力ポートとして使用しています。

PIO1 はモニタプログラムでは割り込みが掛からないようにして使用していますが、キーボードを使用せずに他の周辺装置の接続を考慮し、割り込み優先回路を設けています。

割り込み優先は、ポード内ではPIO2より上位に設定しています。

ポートBの B_7 ラインはRESET信号とORGATEを構成していますが、これは、システムをリセットしたときにLED(7 セグメントの)を全桁消灯するための回路です。このためポートBを他の目的に使用するときはジャンパ線 P_2 と P_3 を切断し、 P_1 に新たにジャンパ線を追加すれば J_2 (3 4ピン)にPIO1 の B_7 を直接取り出せます。




図 5.19 PIO1 周辺回路

端子 No.	信号名	端子 Na.	信号名
1	V _{CC} (+5V)	18	V _{CC} (+5V)
2	"	19	"
3	_0.001	20	
4		21	RES
5	PS ₁	22	PS ₂
6	A7	23	B 7
7	A 6	24	B 6
8	A 5	25	B 5
9	A 4	26	B 4
10	A 3	27	В3
11	A 2	28	B 2
12	A 1	29	B ₁
13	A 0	30	B ₀
14	ASTB	31	BSTB
15	ARDY	32	BRDY
16	GND	33	GND
17	//	34	"

表 5.3 端子配列表

信号の意味は付録6の端子信号説明表を 参照してください。




図 5.20 J2端子配列

第6章 システムの拡張

SM-B-80Tでは、ユーザ用として I/Oポート(PIO2)、バスドライバなどを拡張できますが、その拡張方法、使用方法を説明します。

6.1 1ビット出力ポート(74LS74-U44)


CPUポードにポートアドレスDDを割り当てたD型F/F を設けています。 との F/Fはプログラムで制御できますのでリレーの制御や、音楽の自動演奏に使用できます。

6.1.1 ハードウェア

D型 F/F (U44)はCPUの出力命令で"H"にセットし、入力命令で"L"にリセットできる回路構成となっています。

 $74LS74(U_{44})$ のQ、Q出力はCPUポード上にCHECKピンを設けていますのでことに半田付、または、V1ヤーラピングを行って外部へ信号を取り出せます。

システムのリセット後、74LS74(U44)は "L" にリセットされます。



6.1.2 使用方法

U44のD型 F/Fは次のCPUの命令でセット、リセットできます。

7	アセンブリ言語	機械語.	U44	Q		\overline{Q}	
OUT	(ODDH), A	D 3 D D		1	("H")	0	("L")
IN	A, (0 D D H)	DBDD		0		1	

(例)

3.4.1 項でリモート用LEDを約1秒周期で点滅させましたが、同じ方法で74LS74(U44)を"H"に セット、"L"にリセットを繰り返すプログラムを示します。

とのプログラムは、3.4.1項のプログラムのポートアドレスをDCからDDに変更するだけで作成できます。

Z-80 ASSEMBLER V1. 1 PAGE 1

	アドレス	機械語		アセンフ	"リ言語
1				ORG	0
2	0000	D 3 D D	LOOP:	OUT	(0 D D H) , A
3	0002	CD0C00		CALL	TCOUNT
4	0005	DBDD		IN	A, (0DDH)
5	0007	CDOCOO		CALL	TCOUNT
6	0 0 0 A	18F4		J R	LOOP
7	0 0 0 C	0 6 0 5	TCOUNT:	LD	B, 5
8	0 0 0 E	2 1 0 0 2 4	LOOP1:	LD	HL, 2400H
9	0 0 1 1	2 B	LOOP2:	DEC	HL
1 0	0 0 1 2	7 C		LD	A, H
1 1	0 0 1 3	B 5		OR	L
1 2	0 0 1 4	2 0 F B		J R	NZ,LOOP2
1 3	0016	10F6		DJNZ	LOOP1
1 4	0018	C 9		RET	

6.1.3 電気的特性

1ビット出力ボート(74LS74)の電気的特性を示します。

項	目	記号	規		格	単位	条件
	H		MIN	TYP	MAX	早111	杂
出力High	レベル電流	Іон	11111		-400	μА	
出力 Low	レベル電流	IOL			8	m A	
出力 Hig	h 電圧	Vон	2. 7	3. 4		v	$V_{CC} = 4.75 \text{ V } V_{IH} = 2 \text{ V}$ $V_{IL} = 0.8 \text{ V } I_{OH} = -400 \mu \text{A}$
出力 Lo	w電圧	Vol		0.35	0. 5	v	$V_{CC} = 4.75 \text{ V}$ $I_{OL} = 8 \text{ mA}$ $V_{IL} = 0.8 \text{ V}$

% 74LS74は $T \cdot I$ 製を使用していますので特性の詳細は、 $T \cdot I$ データブックを参照してください。

表 6.1 7 4 L S 7 4 電気的特性


6.2 パラレルI/Oポート(PIO2)

CPUポード内では、ユーザ用 I/OポートとしてPIO LH-0081(8ピット×2ポート)を1個増設できます。また<math>PIOの I/Oラインは $J_3(44ピン)$ へ出力しています。

6.2.1 PIO2 周辺回路

PIO2は、ポートアドレスD4~D7の4ポートを割り当てています。

PIO2は、システムのリセット後モニタプログラムではモード設定など行っていません。このためPIO2を使用するときは使用目的に応じてプログラムでモードなどの設定をしてください。また、PIO2の割り込みに対する優先順位はPIO1より下位に設定しています。



J₂ (44ピン)の端子配列は付録5の端子配列表を参照してください。

6.2.2 PIOのプログラミング法

PIOはプログラマブルな並列入出力コントローラで、プログラムにより2つの I/Oボートをモード 0, 1, 2, 3 のいずれかに指定して使用できます。

PIOは、紙テープパンチャ、紙テープリーダ、プリンタ、キーボードなどの周辺装置とZ-80 CPUを TTLレベルでインターフェースするものです。

図 6.4 にPIOの端子配列を示します。また、ポートアドレスの詳細は 5.3.2 項を参照してください。




図 6.4 PIO端子配列表


PIOの信号の意味については、別に添付されているLSI資料を参照してください。

PIOのI/Oポートはリセット後ハイインピーダンス状態となり、モードの設定を行うまで継続します。 PIOのプログラムによる動作は次のようになります。

(1) 割り込みペクトルの設定(書き込み)


PIOは、CPUと一緒に使ってモード2の割り込みに使用できます。モード2では、割り込みをかけているデバイスが割り込みベクトルをデータバスに乗せ、CPUはこのベクトルを割り込み処理ルーチンの下位アドレスとします。また、上位アドレスはあらかじめIレジスタに書き込んでおきます。

PIOにベクトルを書き込むときは次の形式のコントロール語を希望するポートに書き込みます。



この0が割り込みペクトルを表わします。

割り込みを処理するルーチンのアドレス(16ピット)は次のようになります。



(例)

割り込み処理ルーチンの開始アドレスが書き込まれているメモリのアドレスをD124番地とし、PIO2のボートAにベクトル24を設定します。また、CPUのIレジスタには上位アドレスのD1を設定しておきます。 oCPUのIレジスタにD1を設定します。

アセンブリ言語

機械語

LD A, OD1H

3ED1 AレジスタにD1をロード

LD I,A

ED47 …… IレジスタにAレジスタの内容をロード

oPIO2のポートAにベクトル24を設定します。

LD A, 24H

3E24 ····· Aレジスタに24をロード

OUT (0D5H), A

D3D5…… ベクトルを設定

PIO2のポートアドレス

(2) モードの設定

PIOにはモード 0, 1, 2, 3 の 4 つのモードがあります。

モードの設定は次のように行います。

D ₇	D_6	D 5	D_4	D_3	D ₂	D_1	D_0
M ₁	Mo	×	×	1	1	1	1

×=未使用ピット(0でも1でも可)

モード語を表わ

モード設定を表わします。

します。

	モ	-	۴			M ₁	M ₀
出	力	モ	-	۴	0	0	0
入	力	モ	-	۴	1	0	1
双	方 向	性	モー	۴	2	1	0
ピッ	トコン	- р -	- ルモー	F	3	1	1

モード0: データを周辺装置へ出力します。

モード1 : データを周辺装置から入力します。

モード2: 周辺装置からデータの入力、周辺装置へのデータの出力ができます。……ボートAのみ。

モード3: ポートをピット単位に入力/出力に指定して使用できます。

(例)

PIO2のポートAを出力モード(モード0)に、ポートBを入力(モード1)に指定して、ポートAに 101010(AA)を出力します。 oポートAを出力モードに設定します。

アセンプリ言語

標準語

LD A, OFH

3EOF ····· AレジスタにOFをロード

OUT (0D5H), A

D3D5 …… モード0を設定

oポートBを入力モードに設定します。

LD A, 4FH

3E 4F Aレジスタに4Fをロード

OUT (0D7H) D3D7…… モード1を設定

oポートAに10101010(AA)を出力します。


LD A, OAAH

3EAA ······ AレジスタにAAをロード

OUT (OD4H), A

D3D4 …… ポートAにAレジスタ内容を出力

モード3を設定したときは、次のコントロール語を設定してポート(8ピット)のどのピットを入力にするか、 出力にするかを指定します。



I / 0 = 1

ビットを入力用に指定します。 ビットを出力用に指定します。

(3) 割り込みコントロール語の設定

ポートを割り込みに使用するときは、次に示す割り込みコントロール語を設定します。

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
割り込み 許可 フラク	AND/ OR	/	MASK follow	0	1	1	1

モード3でのみ使用 割り込みコントロール語を表わします。

します。

- D₇ = 1 割り込み許可フラグをセットし、CPUへ割り込み要求を発生できます。
 - 割り込み許可フラグをリセットし、CPUへ割り込み要求を発生できません。
- AND マスクされていないピットのすべてが Ds で指定される状態になったときに割り込み $D_6 = 1$ が発生します。
 - マスクされていないピットのどれかがDs で指定される状態になったときに割り込み = 0OR が発生します。
- High ポートデータバスラインが"H"になると割り込みを発生します。 $D_5 = 1$
 - Low ポートデータバスラインが"L"になると割り込みを発生します。 = 0
- D4 が1であれば次にボートに書かれるコントロール語は下記のようなマスクとして取り扱わ D_4 れます。

MB(マスクビット)=0であるビットだけが割り込み発生を監視されます。

	D_6					-	
MB ₇	MB ₆	MB ₅	MB ₄	MB ₃	MB ₂	MB ₁	MB ₀

割り込み許可フラグは次に示すコントロール語でセット、リセットできます。

D ₇	D_6	D_5	D ₄	D_3	D_2	D_1	D_0
割込み許可フラク	×	×	×	0	0	1	1

とのコントロール語は、割り込み許可フラグだけをセットしたり、リセットしたりして他のビットはそのままにしておきたいときに使用します。

(例)

 PIO_2 のポートBをモード 3(ビットコントロールモード)で使用し、 $B_0\sim B_3$ を入力、 $B_4\sim B_7$ を出力にします。また、割り込みについては $B_0\sim B_1$ の 2 ピットだけを監視し、 B_0 、または、 B_1 のどちらかが "H"になったときに割り込みが発生するようにします。

割り込み処理ルーチンの開始アドレスが書き込まれているメモリのアドレスをD124番地とします。

o C P U の I レジスタに D 1を設定します。

アセ	2ンプリ言語	機械語	
LD	A, 0D1H	3 E D 1	Iレジスタ
LD	I, A	ED 47	1 1 0 1 0 0 0 1
0 P I O 2	のポートBにベクトル	を設定します。	
LD	A,24H	3 E 2 4	割り込みベクトル
OUT	(0D7H), A	D 3 D 7	0 0 1 0 0 1 0 0
0モード	を設定します。		
LD	A, OCFH	3 E C F	モード設定
OUT	(0D7H),A	D 3 D 7	1 1 x x 1 1 1 1
oモード3	を設定したので I/Oi	指定をします。	
LD	A, 0 F H	3 E 0 F	1/0指定
OUT	(0D7H),A	D 3 D 7	0 0 0 0 1 1 1 1
o割り込み:	コントロール語を設定し	します。	
LD	A,0B7H	3 E B 7	割り込みコントロール語
OUT	(0D7H), A	D 3 D 7	1 0 1 1 0 1 1 1
o割り込みの	Dマスクを設定します。		
LD	A, OFCH	3 E F C	マスクの設定
OUT	(OD7H),A	D 3 D 7	1 1 1 1 1 1 0 0




図 6.5 PIO2 の設定例

キーボードのインターフェースとして使用しているPIO1 については 5.10 項で説明しましたが、PIO1を他の目的に単独で使用する場合について説明します。

PIO1は、モニタブログラムではキーボードとのインターフェース用にモード設定をしていますので単独に使用するときは改めてプログラムで設定し直す必要があります。

プログラムの方法はPIO2で説明した方法で行いますが、ポートアドレスが次のようにPIO2と異なります。

	ポートフ	アドレス
	PIO ₁	PIO2
ポートAデータ	D 0	D 4
ポートAコントロール	D 1	D 5
ポート B データ	D 2	D 6
ポートBコントロール	D 3	D 7

表 6.2 PIO1, PIO2ポートアドレス

キーボードを使用せずに PIO_1 を他の目的に使用する場合は、図6.6に示すようにプリント板に取り付けている $P_2 と P_3$ のジャンバ線を切断し、新たに P_1 の位置にジャンバ線を取り付けてください。

これにより J_2 (34ピン)へは PIO_1 の B_7 信号が直接つながります。




図 6.6 ジャンバ線

J2(34ピン)の端子配列は、5.10項、または、付録6を参照してください。

6.4 EPROM使用方法

SM-B-80 TではROMとしてモニタプログラムを書き込んだバイポーラPROM LH-7055を1個実装し、ユーザ用としてさらに1個増設できますが、このバイポーラタイプ以外に2708タイプのEPROMを使用できます。

2708タイプのEPROMを使用する場合は+12Vと-5Vの電源が+5V以外に必要です。

2708タイプのEPROMを使用する方法について説明します。

+12 V と-5 V を SM-B -8 0 Tに接続するには、図 6.8 に示す+12 V と-5 V の配線部分に半田付けするか、図 6.7 に示す J_1 (100 ビン)の+12 V と-5 V 用端子に半田付けします。

J i 端子 NO +12 V 5ピン 55ピン - 5 V 47ピン 97ピン

また、電源ノイズによる誤動作を防ぐため、図 6.8 に示すプリント板のバックシンボルの位置にコンデンサを取り付けてください。

コンデンサには次のものを使用します。

コンデンサ NO

部品

CA~CF

25 V以上の1 μF タンタルコンデンサ

C 17, 18

25 V以上の33 μF 電解コンデンサ





図 6.7 J₁ (100ピン)への電源配線




(注) 2708タイプEPROMを使用する場合、19ビンに+12V、21ビンに-5Vが供給されます。

図 6.9 ROM回路

6.5 コントロール信号用バッファ

コントロール信号用バッファ回路は、8T97(U_3)、8T28(U_4)、7404(U_9) で構成します。 コントロール信号の中でBUSRQ * はダイレクトメモリアクセス(DMA)に使用します。また、MRESET * は、ボードの外部からシステムをリセットするための入力信号ラインです。



6.6 双方向性アドレスバッファ

双方向性アドレスバッファ回路は、 $8T26を4個(U_5 \sim U_8)$ 使用して構成します。


アドレスパッファは通常ボードの外部へアドレス信号を出力していますが、ボード内のメモリをアクセスするため にBUSRQ * を "L" にして DMA (ダイレクトメモリアクセス)を使用するときに、アクセスしたいメモリのアドレスを入力できます。

BUSRQをCPUが受け付けるとCPUのアドレスラインはフローティングになります。また、BUSAK**
も "L"となり、8T26はレシーブ状態になります。

双方向性アドレスバッファは、アドレス信号を負論理で出力しています。また、パッファ用ICの取り付け位置などは、2.5項を参照してください。

6.7 双方向性データバッファ

双方向性データバッファは、 $8 T 2 6 を 2 個 (U_1 \sim U_2)$ 使用して構成します。 図 6.10 に回路を示します。



D₀*の*は負論理出力(D₀)を表わします。

U1.2: 8T26

図 6.10 双方向性データバッファ回路

SM-B-80 Tでは、双方向性データバッファを制御する回路をボード内に含んでいませんので、ボードの外でメモリなどを使用するときは制御回路を追加してください。

図 6.11 に制御回路例を示します。

(例)

ポードの外に 8 K バイトのメモリ (スタティック R A M) を追加します。メモリは、アドレス C 0 0 0 8 K バイトに置いています。






図 6.11 双方向性データバッファ制御回路例

(注) ボードの外にダイナミックメモリを使用する場合は ④ の回路を使用します。


双方向性アドレスバッファ、データバッファに使用する8T26の代わりに8T28を使用しますと、アドレス信号、データ信号を正論理で出力することができます。





付録2 キーボード部品配置図





付録3 СРリボード回路図-1















LH8HO2-KEY

付録5 端子配列表

J₁ J₂ J₃ 端子配列表

説明		アドレスパス						CPU制御入力							データパス			(世)	重源			説明	电电源		リセット入力	ボートアドレス出力	P I O1	ж-гА, Вих	
信号、名(半田面)	A9 *	A11*	A13*	BUSRO*	INT*		-	RFSH*	*	IORQ*				D1*	» *	D2*		VBB (-5V)	GND	"		后 与 名	VCC (+5V)		RES	P S ₂	B,	Bs	B ₄
排子 76.	76	1 2	7.9	8 0	81	82	0 0	85	98	87	00 0	06	91	9.2	93	94	96	9.7	8 6	9.9		子器~	18	20	2 1	22	23	25	26
信号名 (部品面)	A ₈ *	A10*	A12*	WAIT*			DIICAL*	4 0 *	*	MR EQ *				D ₀ *	D ₂ *	D 4 +		VBB (-5v)	GND	"	(34ピン)	后 坦 名	VCC (+5 V)		逆接続防止ピン	PS ₁	A.,	A ₅	A ₄
上報	26	1.7	200	30	31	32	3 3	35	36	37	0000	40	41	42	43	44	46	47	200	50	J_2	基子%	1 0	:	: :		9 2	- ∞	9
三			明	(世)					りセット信号	2002				データパッファ制御		割り込み優先制御	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		アドレスバス				=======================================				40 49 50	國田末 001 66 06 68	
信号名(半田面)	VCC (+5V)	"	"	Vnn (+12v)					RESET*	0						IEO		$A_1 *$	A3 *	A5 *			1						
上海,	51	25	2 2	י ני	56	57	20 0	09	61	62	63	6 6	99	29	68	7.0	7.1	7.2	73	74			J 1						
四 (回	(+2 N)	"	"	(+19V)					ESET*				BIN*			H.		* 0	A2 *	A4 *			=					2 53	
信部)(部品)	VCC			V					MR							:-		Ao	A	A4	-		=					51 52	

中田田未	77	Aı	67	B ₁	
	13 15	A9. ASTB ARDY	30 31 32	Bo BSTB BRDY	ポートA, Bストローブ入力 ポートA, B レディ出力
	16	GND "	33		電源
1	J3	(4462)			
	香香	信号名(部品面)	指子 Ma	信号名(半田面)	説明
	-	VCC (+5V)	23	VCC (+5V)	
部品面	2	"	24	"	車
munum	က	"	25	11	
	4	"	56	"	
	വ		2.7	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	* 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
ķ	9		28		
M用電源	7	ARDY	29	BRDY	ポートA,B レディ出力
	œ	ASTB	30	BSTB	ボートA,Bストローブ入力
	6	Ao	31	Во	V • • • • • • • • • • • • • • • • • • •
	10	A_1	32	B ₁	
	11	A 2	33	B2	P I O 2
	12	A 3	34	B3	ボートA, Bバス
	13	A 4	35	B4	
	14	As	36	Bs	
	15	A 6	37	Be	
	16	A7	38	B ₇	
			39		0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
	18		40		
	19	GND	41	GND	
	20	"	42	"	
	21	"	43	"	
	22	"	44	"	



付録 6 端子信号説明表

_	J ₁ (100 t	/		
端子 1∕6.	信号名	入力出力	有 効レベル	説明
	Vcc	入力		+ 5 V電源ライン 端子K: 1, 2, 3, 51, 52, 53
5 5 5	V DD	//		+ 12V 電源ライン 2 7 0 8 タイプE P R O M 用電源
1 1	MRESET*	入力	L	CPU,8251,PIO, F/F を初期状態に戻します。 リセット信号入力ライン
6 1	RESET *	出力	L	リセット信号
6 2	φ	出力		システムクロック 2.4576 M Hz
1 6	DBIN*	入力	L	双方向性データバッファ制御信号 "H":ドライブ状態 "L":レシーブ状態
2 0	IEI	入力	Н	割り込み優先順位を形成するのに使用します。
7 0	IEO	出力	Н	IEIとともに割り込み優先順位を形成するのに使用します。
	* A ₁₅	入力出力	L (アドレス) "1")	16ビットの双方向性アドレスバスで、メモリデータの交換、I/O機器データの交換に対してのアドレスを与えます。A ₀ *は、最下位ビット(LSB)です。 信号名 A ₀ *A ₁ *A ₂ *A ₃ *A ₄ *A ₅ *A ₆ *A ₇ *A ₈ *A ₉ *A ₁₀ *A ₁₁ *A ₁₂ *A ₁₃ *A ₁₄ *A ₁₅ 端子派 22 72 23 73 24 74 25 75 26 76 27 77 28 78 29 79
3 0	WAIT*	入力	L	CPUに対してアドレス付けされたメモリ、I/O機器がデータの転送 準備ができていないことを示す信号です。
8 0	BUSRQ *	入力	L	CPUのアドレスバス、データバス、トライステートコントロール信号線をハイインピーダンスにし、アドレスパッファ、コントロール信号用バッファをレシーブ状態にします。DMAに使用します。
8 1	INT *	入力	L	I/O機器が割り込みを要求するときに使用します。 割り込み要求信号
3 4	BUSAK *	出力	L	BUSRQをCPUが受け付けたときに出力されます。これにより、 CPUのアドレスパス、データパス、トライステートコントロール信号 線がハイインピーダンスになり、外部よりこれらの信号を入力できることを示します。
8 4	HALT*	出力	L	CPUがHALT命令を実行し、プログラムの実行を停止中であること を示します。
3 5	M1 *	出力	L	マシンサイクルが命令実行の中のフェッチサイクルであることを示します。また、IORQ* とともに生じることで、割り込みのアクノリッミサイクルを示します。
8 5	RFSH*	出力	L	アドレスパス下位7ビット(A6~A0)がダイナミックメモリのための リフレッシュアドレスを持っていることを示します。
3 6	RD *	入力	L	CPUが、メモリやI/O機器からデータを読みとろうとしていることを示します。

wr *	入力	r	指定したメモリやI/O機器にデータを格納する際に、データパスに有
*** 10	出力	L	効なデータを保持していることを示す信号です。
MDEO*	入力	T	メモリリード、または、メモリライト動作に対してアドレスパスが有効
MKEQ	出力	L	なアドレスを保持していることを示します。
	7 +		I/Oリード、または、I/Oライト動作に対してアドレスバスの下位
IORQ*		L	8ピットが有効なアドレスを保持していることを示します。また、M1*
	四刀		とともに割り込みのアクノリッジを示します。
			8ビットの双方向性データバスで、メモリ、I/O機器とのデータ交換
		, .	に使用します。
* *	入力	L	(=
$D_0 \sim D_7$	Hh	(",")	信号名 D ₀ * D ₁ * D ₂ * D ₃ * D ₄ * D ₅ * D ₆ * D ₇ *
	ши	1 1	端子ル 42 92 43 93 44 94 45 95
Vpp	7 7		- 5 V 電源ライン
* BB	/ //		2708タイプEPROM用電源
CND	7 +		接地ライン
GND	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		端子派: 48, 49, 50, 98, 99, 100
	MREQ*	WR 出力 $MREQ^* $	WR

J 2 (34ピン)

端子 Na	信号名	入力出力	有 効	説
	Vcc	出力		+ 5 V 電源ライン 端子派:1, 2, 18,19
2 1	RES	入力	L	リセット信号、キーポードスイッチの RESET キーに接続しています。
5	PS ₁	出力	L	アドレス下位 8 ピットをデコードした信号です。 ポートアドレス:DE (システム予備)
2 2	PS ₂	出力	L	アドレス下位 8 ピットをデコードした信号です。 ボートアドレス:DF (システム予備)
	$A_0 \sim A_7$	出力	Н	PIO1 のボートAバスラインです。 キーボードの LED用セグメント信号として出力モード(モード 0) で使用 信号名 A ₇ A ₆ A ₅ A ₄ A ₃ A ₂ A ₁ A ₀ 端子派 6 7 8 9 10 11 12 13
	$B_0 \sim B_3$	入力	L	PIO1のボートBバスラインです。 キーボードの LED用桁信号、キーボードスイッチのストローブ信号、 キースイッチの入力ラインとしてビットコントロールモード(モード3) で使用
	B₄ ~ B ₇	出力		B ₀ ~ B ₃ : 入力 B ₄ ~ B ₇ : 出力 信号名 B ₇ B ₆ B ₅ B ₄ B ₃ B ₂ B ₁ B ₀ 端子派 23 24 25 26 27 28 29 30
1 4	ASTB	入力	L	周辺装置からのボートAに対するストローブ信号入力ラインです。
3 1	BSTB	入力	L	周辺装置からのボートBに対するストローブ信号入力ラインです。

1 5	ARDY	出力	Н	ボートAのレディ信号です。
3 2	BRDY	出力	Н	ボートBのレディ信号です。
	GND	出力		接地ライン 端子派 : 16, 17, 33, 34

J₃ (44ピン)

端子 No.	信号名	入力	有 効レベル	説
	GND	出力		接地ライン 端子派 : 19, 20, 21, 22, 41, 42, 43, 44
	$A_0 \sim A_7$	入力出力	H データ "1"	PIO2のポートAバスラインです。 信号名 A ₇ A ₆ A ₅ A ₄ A ₃ A ₂ A ₁ A ₀ 端子派 16 , 15 14 13 12 11 10 9
7	ARDY	出力	Н	ボートAのレディ信号です。
8	ASTB	入力	L	周辺装置からのボートAに対するストローブ信号入力ラインです。
	$B_0 \sim B_7$	入力出力	H データ "1"	PIO ₂ のボートBバスラインです。 信号名 B ₇ B ₆ B ₅ B ₄ B ₃ B ₂ B ₁ B ₀ 端子派 38 37 36 35 34 33 32 31
2 9	BRDY	出力	Н	ボートBのレディ信号です。
3 0	BSTB	入力	L	周辺装置からのボートBに対するストローブ信号入力ラインです。
	Vcc	出力		+ 5 V電源ライン 端子/値: 1, 2, 3, 4, 23, 24, 25, 26

端子名	信号名	入力出力	說	明
E J 1	REM		オーディオカセットのスタート/スト オーディオカセットのリモート端子と	
EJ ₂	AUX	出力	オーディオカセットに録音する場合に ます。カセットのAUX端子と接続し	
Е Ј 3	PHONE	入力	オーディオカセットから再生する場合 す。カセットのイヤホン端子、またに	

付録7 使用部品リスト(CPUボード)

O B made	A 库	龙名。規格	瞎	析	部品番号	名称	形名。規格	篇
U1,2	I C	MC 8 T 2 6	オプション (モ	10-7)	U 46	1 C	SN74LS14	
U3	"	T 9	"		U 47	"	4 7	
U4	"	8 T 2	"		U 48	"	HA17902	
U5~8	"		"		U 49	LSI	LH-0081	Z-80 PIO
60	"		オプション	(T · I)	U 50	"	4PD8251C	UART
U 10	"				U 51	"	LH-0081	オプション Z-80 PIO(シャープ
U 11	"				$D_1 \sim 3$	ダイオード	1 S 2 0 7 5 K	
U 12	"	SN74LS293			D4	LED	L-5A	
U 13	"	SN74LS14			XTAL	水晶	C 18A	
U 14, 15	"	SN74LS42			R1~7	抵抗	3	
U 16	LSI	LH-7055	ROM		R 8	"	2 kn	
U 17	"	"	オプションROM(シ	シャープ)	R 9,10	"	3.3 kD "	
U 18	I C	SN7438			R 11	"	1 kΩ "	
U 19	"	SN74LS08			R 12	"	1500 "	
U 20	"	SN74LS74			R 13	"	1 kΩ "	
U 21	"	SN74LS32			R 14	"	3.3 kD "	
U 22	"	SN74LS30			R 15,16	"	1 kΩ "	
U 23	LSI	LH-2111A4	RAM		R 17	"	3.3 kΩ "	
U 24	"	LH-2114-3	RAM		R 18,19	"	8200 "	
U 25, 26	W	LH-2114	オプションRAM((ルー4/	R 20	"	3300 "	
U 27	I C	SN74LS74			R 21 22	"	2.2 k \Q "	
U 28	"	7 4 L			R 23 24	"	3.3 k \mathbb{\Omega}"	
U 29	11	404			R $25 \sim 28$	"	1 k \(\O \)	
0 30	"	74L			R 29	"	3300 "	
U 31	"	SN74LS32			R 30	"	3.3 k \Q "	
U 32	LSI	LH-2111A4	RAM		R 31	"	1 k \(\O \)	
U 33	"	1			R 32	"	10kΩ "	
U 34, 35	"	LH-2114	プションRAM(シャープ)	R 33 ~ 35	"	2.2 k \Q 1/4 w \pm 2%	
U 36	I C	SN74161			R 36	"		
U 37	"	74LS0			R 37	n	10 k \Q 1/w±2%	
U 38, 39	"	SN74LS155			R 38	"	G	
U 40	"	404			R 39	"	a	
U 41	"	74L			R 40 ~ 42	"	k Ω	
U 42	LSI	00-	Z-80 CPU		R 43	"	0 0 O	
U 43	I C	7 4 S			R 44	=	2.2 k \Q 1/4 w±2%	
U 44, 45	"	SN74LS74			R 45	抵抗	OKO	

(CPU#-F)

(キーボード)

析																																			
舞																															34ピンヘッダ	254-			
形名。規格	Z	N744	9 R	SB5	2	2	1 k \(\mathcal{D} \) "	2 2 0 D "	470 "	1 k \(\O \)	2 2 0 U "	4 7 D "	1 k \(\Omega \) "	2200 "	47 D "	1 k \(\mathbb{D} \)	2200 "	47D"	. ¥4	2 2 0 D "		A C	2	47 \mathbb{U}	ᅶ	2 2 0 Q "	47D "	1 k \(\mathcal{D} \) "		334F 16wv	FAP-34-02#2	KBD-801H	A,B1对	BU692-F	
名称	IC	"	LED		苗	"	"	"	"	"	"	"	"	"	"	"	"	"	"	11	"	"	"	"	"	"	"	"	コンデンサ	"	コネクタ	キースイッチ	キーパネル	ゴム足	
部品番号	$U_1 \sim 4$	U_5	$L E D_1 \sim 8$	$Q_1 \sim 8$	R1	R2	R3	R4	R5	R6	R7	R8	R ₉	R 10	R11	R 12	R 13	R14	R 15	R 16	R 17	R 18	R 19	R20	R21	R 22	R 23	R24	C ₁		J2				
施																	オプション,	*	1	4 0 r	2 4 K	4 0	100ピン	34ピンへ	34芯フラッ	オプション 4	17-	(2.54, 3.5 4各1本付属)							
形名·規格	1 k \(\Omega \) 1/4 w \(\pm 2 \)%	220 kΩ "	3 3 4 F 16 wv	1000pF 50wv	330pF "	100pF "	0.01 µF "	1 4F 35wv	0.22 HF "	1 4F "	1000pF 50wv	0.1 µF 35wv	0.01 MF 50wv	1 4F 35wv	0.0224F 50wv	1 4F 35wv	334F 25wv以上	1 4F 25wv以上	1 4F 35wv	C93-40-02	C93-24-02	C93-40-02	4800-100-135	FAP-34-02#2	FAS-34-03B	4600-044-112	X-G8514	S-G8026	NR-H-5V	MTM106D-R		WP-2型A			
名棒	田 坑	"	コンデンサ	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	"	ICytyh	"	"	コネクタ	"	_	コネクタ	イヤボンジャック	"	ニアニ	スイッチ	包米	チェックピン			
	1	_																			3	22													

付録8 モニタプログラム リスト

K1.SR ASMBL'O BY Z-80 'SSEMBLER REV-A.1 05,27,178
TITLE SM-8-80T - LH-8H02

0.0.1	SM-	B-80	7 (
		,						
	1			:				
	2				*****	* SM - B-80T	V1.1 ******	
	3							
	4 5			•	****	04 0 007		
	6		F000	ROM	TITLE	SM-8-80T		
	7		FFOO	RAM	EQU	0E000H 0FF00H	ROM STARTING ADDRES	
	8		FFCC	MODE	EQU	RAM+OCCH	OS RAM STARTING ADD	KES
	9		FFCD	SEGBUF	EQU	MODE+1	SEGUMENT BUFFER	
	10		FFD5	DISBUF	EQU	SEGBUF+8	DISPLAY BUFFER	
	11		FFDD	FLAG	EQU	DISBUF+8	CHATTERING FLAG	
	12		FFDE	REMSW	EQU	FLAG+1	REMOTE SWITCH FLAG	
	13		FFDF	DATA	EQU	REMSW+1	DATA REG.	
	14		FFE1	ADDR	EQU	DATA+2	ADDRESS REG.	
	15		FFE3	SAVE	EQU	ADDR+2	USER REG. SAVE AREA	A
	16		FFFD	BCOUNT	EQU	SAVE+26	BREAK COUNTER	м
	17		FFFE	BADDR	EQU	BCOUNT+1	BREAK ADDRESS	
	18		FFCC	STACK	EQU	MODE	MONITOR STACK	
	19		FF9A	USER	FQU	STACK-50	USER STACK	
	20		0009	INT	EQU	0D9H	SYSTEM NMI PORT	
	21		0001	PIOAC	EQU	0 D 1 H	PIO A CONTROL	
	22		0000	PIOAD	EQU	000H	PIO A DATA	
	23		00D3	PIOBC	EQU	0 D 3 H	PIO B CONTROL	
	24		0002	PIOBD	EQU	0D2H	PIO B DATA	
	25		OODB	TAPEC	EQU	ODBH	8251 CONTROL	
	26		OODA	TAPED	EQU	ODAH	:8251 DATA	
	27		0008	SYS	EQU	0D8H	SYSTEM CONTROL	
	28		00DC	REM	EQU	ODCH	REMOTE SWITCH	
	29				ORG	ROM		
	30			;				
	31							
	32			;	*****	* MAIN ****	***	
	33			;				
	34 1	000	C303E0	MAIN:	JP	\$+3		
	35 €	003	0308		OUT	(SYS) A	RESET EOOO	
	36 8	2005	AF		XOR	A		
	37 8	E 0 0 6	0616		LD	B,22		
	38 (800 E	21 CDFF		LD	HL . SEGBUF		
	39 8	F00B	77	MA10:	LD	(HL) A	CLEAR REMSWODATA, AL	DDR
	40 8	00C	23		INC	HL		
	41 6	000	10FC		DJNZ	MA10		
	42 8	00F	2EFD		LO	LABCOUNT &	OFFH	
	43	011	77		LD	(HL) A	CLEAR BCOUNT	
	44 8	012	2EF7		LD	L.SAVE+20 &	OFFH	
	45 E	014	77		LD	(HL) A	CLEAR USER IFF	
	46 €	015	2 E 9 A		LD	LOUSER & OF	FH SET UP USER STACK	
	47 1	017	22F3FF		LD	(SAVE) . HL		
	4 R F	01A	3 E C F		LD	APOCFH		
			D3D3		OUT	(PIORC) .A	SET PIO B CONTROL	MODE
	50 E	01E	D3DB		OUT	(TAPEC) .A		

```
51 E020 SEOF

52 E022 D3D3

53 E024 D3D1

54 E026 31CCFF

MA20: LD

SP,STACK

CALL

DISP1

CALL

DISP1

CALL

SET PIO A OUTPUT MODE

CALL

DISP1

CALL

SET UP MONITOR STACK

SET UP MONITOR STACK

SET UP MONITOR STACK

SET UP MONITOR STACK

FOR CALL

DISP1

CALL

SET UP MONITOR STACK

SET UP MONITOR STACK

SET UP MONITOR STACK

FOR CALL

DISP1

CALL

KEYIN

KEYIN

SET UP MONITOR STACK

FOR MASO: LD

HL,MA20

PUSH

RETURN

PUSH

RETURN

FOR CALL

SET UP MONITOR STACK

SET UP MONITOR STACK

FOR CALL

FOR CALL

SET UP MONITOR STACK

FOR CALL

SET UP MONITOR STACK

FOR CALL

FOR CALL

SET UP MONITOR STACK

FOR CALL

SET UP MONITOR STACK

FOR CALL

FOR CALL

FOR CALL

SET UP MONITOR STACK

FOR CALL

FOR C
JP C,SHIFT ;DATA KEY

62 E03B D610 SUB 10H

63 E03D 07 RLCA

64 F03E 85 ADD A,L

66 E040 7E LD A,(HL)

67 E041 23 INC HL

68 E042 66 LD H,(HL)

69 E043 6F LD L,A

69 E044 F9 JP (HL)

71 ;72
      58 E032 E5 PUSH HL
59 E033 FE10 CP 10H
60 E035 DA1BE3 JP C/SHIFT
61 F038 21E7E3 LD HL/JPTAB
                                                                                                                                                                                                                                                                                                                                                        GO TO EACH COMMAND ROUTINE
                                                 ****** FUNCTION ******
      73
 73
74
75
FUNC: CALL KEYIN
76
FUNC: CALL KEYIN
76
FUNC: CALL KEYIN
77
FUNC: CALL KEYIN
78
FUNC: CALL KEYIN

                                                                                                                                                                                                                                                                                                                                                      NEXT KEY INPUT
                                                                                                                                                                                                                                                                                                                                               LOAD KEY
                                                                                                                                                                                                                                                                                                                                                 ;STORE KEY
;REG! KEY
                                                                                                                                                                                                                                                                                                                                              REMOTE KEY
                                                                                                                                                           IN
RET
OUT
                                                                                                                                                                                                                                                                                                                                                            REMOTE ON
      88 E060 D3DC
89 E062 74
90 E063 C9
                                                                                                                                                                                                                                                       (REM),A
                                                                                                                                                                                                                                                                                                                                                            REMOTE OFF
                                                                                                                                                              CREM),A
LD (HL),H
RET
                                                                                                                                                                                                                                                                                                                                                                     TURN OFF FLAG
        91
        92
                                                                                                                                                                     ******* INTERRUPT *****
        93
                                                                                                                               ORG ROM+66H
INTER: JP $+3
OUT (SYS),A
        94
        95
      96 E066 C369E0 INTER: JP $+3
97 F069 D3DR OUT (SYS),A
98 E06B ED73E3FF LD (SAVE),SP
99 F06F 31FDFF LD SP,SAVE+26
                                                                                                                                                                                                                                                                                                                                                  INMI ENTRY ADDRESS
                                                                                                                                                                                                                                                                                                                                           RESET E000
SAVE USER SP
100 E072 F5
                                                                                                                                                                                            PUSH AF
```

```
SM-8-80T
0.03
                             PUSH AF
    101 E073 F5
                                                    SAVE AF
    102 E074 ED57
                                     A F
B C
    103 E076 F5
                              PUSH
    104 F077 C5
                             PUSH
                                                    SAVE BC
                                    DE
                                                SAVE HL
    105 E078 D5
                              PUSH
    106 E079 E5
                              PUSH
    107 E07A D9
                              EXX
                                                SAVE AF
    108 E07B 08
                              EX
                                      AFOAF .
    109 E07C F5
110 E07D C5
                                      A F
B C
                              PUSH
                              PUSH
                                                    SAVE BC
                                      DE
    111 E07E D5
                              PUSH
                                                     SAVE DE
    112 E07F E5
                              PUSH
                                                 SAVE HL
                       PUSI
LD
AND
RRC
    113 E080 3AF7FF
                                      A. (SAVE+20)
    114 E083 E604
115 E085 OF
116 E086 OF
                                      4
                             RRCA
                              RRCA
                                      (SAVE+20),A
    117 E087 32F7FF
                              LD
    118 E08A D9 EXX
119 E08B 08 EX
120 E08C DDE5 PUS
121 E08E FDE5 PUS
                              EXX
                                      AF.AF.
                                               SAVE IX
                                    IX
                              PUSH
                              PUSH
                         LD
    122 E090 ED7BE3FF
                                      SP (SAVE)
                                                GET OLD PC
    123 E094 E1
                             POP
                                     HL
  124 E095 ED73E3FF LD
                                      (SAVE) SP
                                      (SAVE), SP
(SAVE+24), HL ; SAVE PC
    124 E095 E073E3FF
125 E099 22FBFF
126 E09C 22E1FF
127 E09F 2AF9FF
128 E0A2 22DFFF
129 E0A5 3ACCFF
130 F0A8 3C
                             (ADDR) . HL
                                                    DISPLAY PC
                                     HL (SAVE+22)
                                     (DATA) HL ; DISPLAY AF
                             LD
                                                CHECK USER MODE
                             LD
                                     A, (MODE)
    130 FOA8 3C
131 EOA9 C25AE1
                              INC
                                     NZ.EXOO
                             JP
                                                RUN MODE
                                                STEP MODE
                                     MAZO
    132 FOAC C326E0
                             JP
    133
    134
                              ******
    135
    136
                                               ; INPUT REG  KEY
    137 EOAF CD3FE3 RG100: CALL
                                     KEYIN
    138 E0B2 FE08
139 F0B4 D8
                              CP
                                     8
C
                              RET
    139 E0B4 D8
                                      10H
                  CP
RET
    140 E0B5 FE10
                                     NC
A ø 8
                                                ; ADD OFFSET
    141 E0B7 D0
                    ADD
JR
    142 E088 C608
    143 EOBA 1806
                                      RG60
                   REG:
                             CALL
    144 EOBC CD3FE3
145 EOBF FE10
                                      KEYIN
                                                IF COMMAND KEY, IGNORE
                                     10H
NC
B A
                             CP
    146 EOC1 DO
147 EOC2 47
                              RET
    148 EOC3 87
                      RG60:
                              LD
    148 EOC3 87
149 EOC4 119DE3
                              ADD
                              LD
                                     DESYMTAB
    150 EOC7 83
                              ADD
                                     APE
```

```
004
                         SM-8-80T
                     151 E0C8 5F LD E/A
152 E0C9 21DCFF LD HL/DISBUF+7
457 E0CC 1A LD A/(DE)
                     134 EUCD E6FO AND
155 EOCF OF RRCA
156 EODO OF RRCA
157 EOOT OF RRCA
                                                                                                                                                                           OFOH
                                                                                                                                         RRCA
                                                                                                                                                           A, DAH ;GET 1'ST CHARACTER
(HL), A ;STORE IT TO DISPLAY BUFFER
HL
A, (DE)
                      158 EODZ OF
                                                                                                                                       RRCA
                     158 EODZ OF RRCA
159 EOD3 C60A ADD
                     160 E0D5 77 LD
161 E0D6 2B DEC
162 E0D7 1A LD
163 E0D8 E60F AND
164 E0DA C60A ADD
                                                                                                                                                                  OFH
A,OAH
GET 2'ND CHARACTER
(HL),A
STORE IT
                                                                                                                                         AND
                    ADD A,OAH

165 EODC 77 LD (HL),A

166 EODD 2B DEC HL

167 EODE 3615 LD (HL),15H

168 EOEO 2B DEC HL

169 EOE1 3617 LD (HL),17H

170 EOE3 13 INC DE

171 EOE4 1A LD A,CDE)

172 EOE5 21E3FF LD HL,SAVE
                                                                                                                                                                                                                    STORE SPACE
                                                                                                                                                                                                                          STORE "-"
                                                                                                                                                           HLOSAVE
                                                                                                                                                                                                                      GET ADDR, OF REG, SAVE AREA
                      173 E0E8 85
                                                                                                                                   ADD
                                                                                                                                                                          A.L
L.A
                    1/5 EOEA 54 LD
176 EOEB 50 LD
177 EOEC 7E
                                                                                                                                      LD
                      174 EOE9 6F
                                                                                                                                                                 D.H
E.L
                   175 E0EA 54
176 F0EB 50
177 E0EC 7E
178 E0ED 23
179 E0EE 66
100 H,(HL)
180 E0EF 6F
101 L/A
181 E0FO 78
182 E0F1 FE05
183 E0F3 3802
184 E0F5 2600
105 H/O
185 E0F7 22DFFF RG10: LD (DATA)*HL (STORE CONTAINT OF REG. TO DATA REG.
186 E0FA CDFCE2
187 E0FD CD3FE3 RG20: CALL KEYIN (INPUT NEXT KEY)
188 E100 FE13
189 E102 CR
189 E102 CR
180 E103 FE15
191 E105 2814
192 E107 FE11
194 E108 FE12
195 E100 2821
196 E107 FE10
197 E110 CP
108 CP
109 
                     195 E100 2821
196 E10F FE10 CP 10H
197 E111 3026 JR NC,RG90
198 E113 CD1RE3 CALL SHIFT
199 F116 CDFCF2 CALL DISP2
200 E119 18F2 JR RG20
                                                                                                                                                                                                                        DATA KEY
DISPLAY DATA REG.
                                                                                                                                                                           NC.RG90
```

```
005 SM-B-80T
                        RG40: LD
                                          HL, (DATA)
                                                          LOAD DATA TO HL
     201 F11B ZADFFF
                                           DE,HL
                                                       STORE LOW BYTE TO ITS SAVE AREA
                                 EX
     202 E11E EB
     203 E11F 73
                                           (HL) .E
                                  L D
     204 E120 78
                                  LD
                                           ABB
     205 E121 FE05
                                  CP
     206 E123 3002
207 E125 23
                                  JR
                                           NC , RG70
                                                         IF 1 BYTE REG. SKIP
                                  INC
                                           HL
                                         (HL) .D
     208 E126 72
                                 LD
                                                           STORE HIGH BYTE
                                           A . B
     209 E127 78
                         RG70:
                                  LD
                                                       INREMENTE REG. NO.
     210 E128 3C
                                  INC
     211 E129 FE18
                                 CP
                                           181
     212 E128 3895
                                  JR
                                           C.RG60
                                                      ; IF OVER RANGE, CLEAR RFG. NO.
                                           RG60
                                  XOR
                                          Α
     213 E120 AF
     214 E12E 1892
                                  JR
                         RG80: LD
                                          AB
     215 E130 78
     216 F131 3D
                                  DEC
                                         A
     217 E132 F2C2E0
                                 JP
                                           P.RG60
                                           A . 23
     218 E135 3E17
219 E137 1889
                                  LD
                                  JR
                                           RG60
     220 E139 E1
                          RG90:
                                  POP
                                           HL
     221 E13A F5
                                  PUSH
                                           AF
     222 E138 C024E3
                                  CALL
                                           SEGCON
                                                        RECOVER COMMAND KEY
                                           AF
MA50
     223 E13E F1
                         JP
                                  POP
     224 E13F C32FE0
     225
     226
                          * ******* RUN,STEP ****
     227
     228
                                           A.OFFH
                                           A,OFFH ;STEP COMMAND ROUTINE (MODE),A ;SET USER PROGRAM MODE
                          STEP: LD
     229 E142 3EFF
     230 E144 32CCFF
                          EX50:
                                  LD
                                           HL/(ADDR) ; RUN COMMAND ROUTINE
(SAVE+24), HL ; SET UP PC
A-(BCOUNT) ; CHECK BCOUNT
     231 E147 1824
                                 JR
     232 E149 ZAE1FF
                          RUN: LD
     233 E14C 22FBFF
                                  LD
     233 F14C 22FBFF
234 E14F 3AFDFF
                                  LD
     235 E152 A7
                                  AND
                                           A
     236 E153 28EF
                                  JR
                                           Z.EX50
                                                            ; IF BCOUNT IS NON ZERO, TRACE MODE
     237 E155 3E01
238 E157 32CCFF
                                           A.1
(MODE).A
                                                            ; BP IS ACTIVE
                                  LD
                                                            SET USER PROGRAM MODE
                         EXEC:
                                  LD
                                           HL. (SAVE+24) GET CURRENT USER'S
DE. (BADDR) GET BREAK ADDRESS
                                                            GET CURRENT USER'S PC
     239 E15A ZAFBFF
                          EX00:
                                  LD
      240 E15D ED5BFEFF
                                  LD
      241 E161 B7
                                  OR
                                                      CHECK THEM

IF NOT EQUALE, COUNTINE

IF EQUALE, DECREMENT BCOUNT
                                  SBC
                                           HLODE
      242 E162 ED52
      243 E164 2007
                                JR
                                           NZPEX40
     244 E166 21FDFF
245 E169 35
                                  LD
                                           HL.BCOUNT
                                           (HL)
Z,MAZO
HL,(SAVE+24) ;GET PC BREAK
                                  DEC
                                  JP
      246 E164 CA26E0
      247 E160 ZAFBFF
                          EX40:
                                  LD
      248 E170 E5
                                  PUSH
                                           HL
                          LD
     249 E171 7E
250 F172 FECB
                                           A . (HL)
                                  CP
                                           ОСВН
```

```
006 SM-8-80T
    251 E174 280B JR
                                     Z / E X 4 1
O F H
O D H
    252 E176 F60F
                                AND
                                         0 F H
0 D H
     253 E178 FEOD
                                CP
     254 E17A 200A
                                JR
                                         NZ . EX42
     255 F17C 7E
                                LD
                                        A, (HL)
     256 E17D FEDD
                                        ODDH
                                CP
     257 E17F 3805
                                JR
                                         C.EX42
     258 E181 21F7FF EX41: LD
                                         HL . SAVE + 20
     259 E184 CBF6
                                        6,(HL)
                                SET
     260 E186 E1 EX42: POP
     261 E187 ED7BE3FF
                                        SP/(SAVE) ;GET SP
HL ;PUSH USER'S PC ON USER'S STACK
HL/(SAVF+2?) ;GET AF
                                LD
     262 F18B E5
                                PUSH
     263 E18C 2AF9FF
                                I D
                                        HL :PUSH AF TOO
(SAVE),SP :SAVE SP
SP,SAVE+2 :LOAD SAVE ADDRES:
IY :RESTORE
     264 E18F E5
                                PUSH
     265 E190 ED73E3FF
                                LD
     266 E194 31E5FF
                                LD
                                                        LOAD SAVE ADDRESS TO SP
     267 E197 FDE1
                               POP
                                       I X
                                                         RESTORE IY
     268 E199 DDE1
                               POP
                                                     RESTORE IX
    269 E19B D9
                               EXX
     270 E19C 08
                               EX
                                        AF, AF
     271 E190 E1
                                                  RESTORE HL*
                                POP
                                        H L
D E
    272 E19E D1
                                POP
    273 E19F C1
                        POP
                                        B C
A F
                                                   RESTORE BC'
    274 E1A0 F1
                        POP
    275 E1A1 D9
                               EXX
                             EX AF AF '
POP HL ; RESTORE HL ; RESTORE DE
    276 E1A2 08
    277 E1A3 E1
    278 E1A4 D1
                                       D E
B C
A F
                                                        RESTORE DE
    279 E1A5 C1 POP
280 E1A6 F1 POP
                                                        RESTORE BC
                                        IA
    281 E1A7 ED47
                                                      RESTORE I
                                LD
    282 E1A9 ED7BE3FF LD SP,(SAVE)
283 E1AD 3ACCFF LD A,(MODE)
284 E1BO 3001 JR NC.EX10
                                                        RESTORE SP
                                        SP (SAVE)
                                                        CHECK USER'S IFF
    285 E182 FB
                                EI
    286 E183 2009 EX10: JR
287 E185 A7 AND
288 E186 2804 JR
                                        NZ,EX30
                                        Α
                                                        CHECK USER MODE
                                        Z . E X 2 0
    289 E188 F1
    289 E188 F1 POP
290 E189 D3D9 OUT
                                    AF
    290 E189 V32.
291 E188 C9
292 F18C F1 EX20: POP
RET
                                     (INT) A
                                                     RETURN TO USER PROGRAM
                                        AF
                                                      RETURN TO USER PROGRAM
    294 E1BE A7 EX30: AND
    296 E1C1 F1 POP
297 E1C2 D3D9 OUT
298 E1C4 OO
    295 F18F 28F8
                                        Z.EX20
                                        AF
                                        (INT),A
    298 E1C4 00
                               NOP
    299 E105 C9
                               RFT
                                                      RETURN TO PROGRAM
```

300

```
007
     SM-8-80T
    301
                               ****** LOAD ******
    302
    303
                                     A . 40H
                                                   LOAD COMMAND ROUTINE
    304 E1C6 3E40
                       LOAD:
                              LD
    305 E1C8 D3DB
                               OUT
                                      (TAPEC) .A
                                                       RESET 8251
                                                  SET UP 8251
    306 E1CA 3ECD
                               L D
                                       A . OCDH
    307 E1CC 0308
                               OUT
                                       (TAPEC) A
    308 E1CE D3DC
                               OUT
                                       (REM) A
                                                   REMOTE ON
    309 E100 CDB5E2
                               CALL
                                       WAIT5
                                                    WAIT 5 SEC.
                                     A . 4
    310 E103 3E04
                               LD
                                                   RECEIVE ENABLE ; INITIALIZE BLOCK NO.
    311 E1D5 D3DB
312 E1D7 1E01
                                       (TAPEC) A
                                       E.1
C.O
TPIN
                               1 D
                      LD10: LD
     313 E1D9 0E00
                                                   READ BLOCK NO.
     314 E1DB CD29E2
                              CALL
                              CP
                                       E
     315 EIDE BB
                                                   CHECK IT
     316 E1DF 2033
                               JR
                                       NZ . ERROR
                                                               : IF NOT EQUALE, ERROR
    317 E1E1 CD29E2
                              CALL
                                       TPIN
    318 F1E4 47
                               LD BAA
                                              READ BLOCK LENGTH
    319 E1E5 CD29E2
                               CALL
                                       TPIN
    320 E1E8 57
                               LD
                                       DAA
                                                      READ BLOCK TYPE
                                     TPIN
HeA
    321 E1E9 CD29E2
                               CALL
    322 E1EC 67
                               LD
                                                      READ LOAD ADDRESS (HI)
    323 F1ED CD29E2
                               CALL
                                     TPIN
    324 E1F0 6F
                                                     READ LOAD ADDRESS (LOW)
                               LD
                                       LOA
    325 E1F1 78
326 E1F2 A7
                                     A . B
                               LD
                               AND
                                       A
    327 E1F3 2811
                               JR
                                       ZoLD40
                                                      : IF BLOCK LENGTH = 0, SKIP
    328 E1F5 78
                               LD
                                      APE
    329 E1F6 3D
                               DFC
                                       A
    330 E1F7 2003
331 E1F9 22E1FF
                                      NZ.LDZO
                               JR
                                                   FIF 1°ST BLOCK, SET LOAD ADDRESS
                               LD
                                       (ADDR) .HL
                                      TPIN
    332 E1FC CD29E2 LD20: CALL
                                                   READ DATA
    333 E1FF 77
                               LD
                                       (HL) A
                                                  ; AND STORE IT TO MEMORY
                                                      SET CURRENT LOAD ADDRESS
    334 E200 22DFFF
                                       (DATA) . HL
                               LD
    335 E203 23
                               INC
                                       HL
    336 E204 10F6
                                       LDZO
                               D.INZ
                                       TPIN
    337 E206 CD29E2
                       LD40:
                               CALL
                                                      READ CHECK SUM
    338 E209 79
                                      APC
                               I D
    339 E20A A7
                               AND
    340 E20B 2007
                               JR
                                       NZ, ERROR
                                                      IF C IS NON ZERO, CHECK SUM ERROR
    341 EZOD 10
                               INC
                                       E
D
    342 E20E 15
                               DEC
                                                   FIF BLOCK TYPE = 1, DATA BLOCK
    343 E20F 28C8
                               JR
                                       Z.LD10
    344 E211 14
                               TNC
                                       D
                                                    : IF BLOCK TYPE = 0, END OF BLOCK
    345 E212 280E
                               JR
                                       Z.LD30
    346 E214 0608
                       ERROR: LD
                                       8 . 8
                                                     : ERROR MESSAGE ROUTINE
    347 E216 21CDFF
                                       HL, SEGBUF
                               LD
    348 E219 3640
                       ER10:
                                      (HL) . 40H
                                                      DISPLAY !---!
                               LD
    349 E218 23
350 F21C 10F8
                              TNC
                                      HL
ER10
                              DJNZ
```

```
008 SM-8-80T
```

351	F21E	212CF0		LD	HLOMA30		
352	F221	E.3		ΕX	(SP) HL		
353	F222	AF	LD30:	XOR	A		
		32DEFF		LD	(REMSW) A		
	F726			IN	A (REY)		REMOTE OFF
	E228			RET	AVINCAN		INEMOTE OFF
	E229		TOTAL				* DEALTHE DEALTH
			TPIN:	IN	A, (TAPEC)		RECEIVE READY?
	E Z Z B			BIT	1 . A		
	E 2 2 D			JR	ZOTPIN		NO, CHECK AGAIN
	E 2 2 F			IN	A . (TAPED.)		INPUT DATA
	E231			PUSH	AF		
	E 232			ADD	A . C		
363	E233	4 F		LD	CAA		RENEW CHECK SUM
364	E234	F1		POP	AF		
365	E235	C 9		RET			
366			;				
367			;				
368			;	*****	** STORE ***	***	
369			;		510112		
	F236	3 F 4 O	STORE:	LD	A = 40H		CASSETTE TAPE STORE ROUTINE
	E238		010	OUT	(TAPEC) A		RESET 8251
	E 23 A			LD	A OCEH		INESEL OF T
	E23C			OUT	(TAPEC) A		SET UP 8251
	E23E						12E1 UP 0531
	E240			LD	A = 1		***************************************
				OUT	(TAPEC) A		TRANSMIT ENABLE
		ZADFFF		LD	HL . (DATA)		
		EDSBE1FF		LD	DE . (ADDR)		
	E249			XOR	A		
	EZ4A			SBC	HLODE		
380	£24C	0.8		RET	C		
381	E240	D3DC		OUT	(REM) , A		REMOTE ON
382	E24F	23		INC	HL		STORE BYTE COUNT
383	E250	E 5		PUSH	HL		
384	E251	063C		LD	B . 60		
		CDB7E2		CALL	WAIT		WAIT 30 SEC.
	F256			LD	E o 1		, , 50 000
	E258		ST50:	LD	DeE		
		CDCSES	01300	CALL	TPOUT		WRITE BLOCK NO.
	E 25 C			POP	HL		IMUTIC DEACH MA®
		01FF00			-		THAY I FROTH THE A DIGGE
				LD	BC 255		MAX. LENGTH IN A BLOCK
	E260			XOR	A		
	E261			SBC	HLOBC		
	F263			JR	NC ST10		
	E265			ADD	HLOBC		
395	E266	8.5		ADD	APL		
396	E267	47		LD	B . A		
397	E268	2E00		LD	L.0		
398	EZ6A	282E		JR	ZeSTZO		
399	E 26C	3 E		DEFB	3 F H		SKIP NEXT INSTRUCTION
	F260		ST10:	LD	8 . C		

000	CMmc	T 0 8 - 8
nno	S M es F	$X = X \cap Y$

402 E20F 4B 403 E270 50 404 E271 CDCZE2 405 E274 1601 406 E276 CDCZE2 407 E279 2AE1FF 408 E27C 54 409 E270 CDCZE2 410 E280 55 411 E281 CDCZE2 411 E281 CDCZE2 412 E284 56 413 E285 CDCZE2 414 E288 23 415 E289 10F9 416 E286 78 417 E28C 91 418 E280 57 419 E28E CDCZE2 420 E291 22E1FF 410 A,B 417 E28C 91 418 E280 55 419 E28E CDCZE2 420 E291 22E1FF 410 A,B 417 E28C 91 418 E280 55 419 E28E CDCZE2 420 E291 22E1FF 420 A,B 431 E280 55 421 B280 55 422 E298 18BE 424 E298 55 425 E298 604 426 E290 CDCZE2 427 E290 10FB 428 E290 CDCZE2 429 E291 22E1FF 420 A,B 431 E280 55 421 B280 55 422 E298 18BE 423 E280 CDCZE2 424 E298 18BE 425 E298 604 426 E290 CDCZE2 427 E290 CDCZE2 428 E298 55 429 E298 604 420 E291 22E1FF 420 A,B 420 E290 CDCZE2 421 E298 18BE 422 E298 18BE 423 E288 CDCZE2 424 E298 18BE 425 E298 604 426 E290 CDCZE2 427 E290 CDCZE2 428 E298 55 429 E298 604 420 E290 CDCZE2 420 E291 E2E1FF 420 A,B 430 E284 57 431 E285 CDCZE2 431 E285 CDCZE2 432 E298 CDCZE2 433 E286 CDCZE2 444 E286 50 446 E280 CDCZE2 447 E280 CDCZE2 448 E280 CDCZE2 458 E288 ABB 459 E288 CDCZE2 458 E288 CDCZE2 459 E298 B064 468 E280 CDCZE2 479 CDCZE2 480 E280 CDCZE2 481 E280 CDCZE2 481 E280 CDCZE2 482 E288 ABB 483 E287 FB 484 E280 CDCZE2 485 E288 BBB 485 E287 FB 485 E287 CDBSE2 486 E288 FB 486 CDCZE2 487 E288 BB 488 CDCZE2 488 E288 CDCZE2 488 E288 CDCZE2 488 E288 CDCZE2 489 E288 CDCZE2 489 E288 CDCZE2 480 E288 CDCZE2 480 E288 CDCZE2 481 E280 CDCZE2 481 E280 CDCZE2 482 E280 CDCZE2 484 E280 CDCZE2 485 E288 CDCZE2 486 E288 CDCZE2 487 E288 CDCZE2 488 E288 CDCZE2 4	4.01	F 2 4 F	r E	ST30:	PUSH	н	
403 E270 50 404 E271 CDCZEZ 405 E274 1601 406 E276 CDCZEZ 407 E279 ZAE1FF 408 E276 54 409 E270 CDCZEZ 410 E280 55 410 E280 55 411 E281 CDCZEZ 411 E284 56 413 E285 CDCZEZ 412 E284 56 413 E285 CDCZEZ 414 E288 23 415 E289 10F9 416 E288 78 417 E286 91 418 E286 57 419 E286 CDCZEZ 410 E280 55 410 D,4 417 E286 78 417 E281 EDCZEZ 418 E288 78 417 E282 F1 410 E280 57 410 E280 57 410 E280 57 410 E280 57 410 E280 78 417 E281 EDCZEZ 418 E282 F1 418 E283 F1 417 E282 F1 418 E283 F1 417 E284 F1 418 E285 F1 419 E284 EDCZEZ 420 E291 CALL TPOUT 421 E284 EDCZEZ 422 E297 1 C				3130:			
405 E271 CDCZEZ 405 E274 1601 406 E276 CDCZEZ 407 E279 ZAE1FF 408 E27C 54 409 E270 CDCZEZ 407 E279 ZAE1FF 409 E270 CDCZEZ 409 E270 CDCZEZ 409 E270 CDCZEZ 410 E280 55 411 E281 CDCZEZ 411 E281 CDCZEZ 412 E284 56 51 CD D,H 412 E284 56 51 CD D,H 413 E285 CDCZEZ 414 E288 23 51 NC 415 E289 10F9 51 DJNZ 5140 416 E288 78 416 E288 78 417 E28C 91 418 E280 57 419 E28E CDCZEZ 411 E281 CDCZEZ 412 E284 56 51 CD A,B 417 E28C 91 51 CD A,B 51 CC 51 CALL TPOUT 5WRITE LOAD ADDRESS (LOW) 5WRITE DATA 5WRITE DATA 5WRITE CHECK SUM 6WRITE DATA 6WRITE DATA 6WRITE CHECK SUM 6WRITE CHECK SUM 7WRITE SPACE 7WRITE S					-		
405 E274 1601 406 E276 CDC2E2 407 E279 2AE1FF 408 E27C 54 409 E27C 54 409 E27C 54 410 E280 55 411 E281 55 412 E284 56 413 E285 CDC2E2 414 E288 23 415 E285 CDC2E2 416 E288 78 417 E28C 91 418 E28D 57 419 E28E CDC2E2 420 E297 12 E1FF 421 E294 CD85E2 422 E297 1 421 E294 S06 426 E290 CDC2E2 427 E290 8064 420 E297 CDC2E2 428 E298 18BE 424 E298 39 426 E298 18BE 424 E298 55 426 E298 18BE 427 E280 18BE 428 E282 78 429 E298 18BE 429 E298 18BE 420 E298 CDC2E2 420 E298 CDC2E2 420 E298 CDC2E2 420 E298 18BE 424 E298 55 425 E298 8064 426 E298 CDC2E2 427 E298 18BE 428 E298 CDC2E2 428 E298 18BE 429 E298 18BE 420 E							JUDITE DIOCK LENGTH
406 E276 CDC2E2 407 E279 ZAE1FF 408 E27C 54 409 E27C 54 409 E27D CDC2E2 410 E280 55 411 E281 CDC2E2 411 E281 CDC2E2 411 E281 CDC2E2 412 E284 56 413 E285 CDC2E2 414 E288 23 416 E288 78 417 E286 91 416 E288 78 417 E286 91 418 E280 57 419 E28E CDC2E2 418 E280 57 419 E28E CDC2E2 419 E28E CDC2E2 410 E288 78 410 E288 78 410 E288 78 410 E288 78 417 E280 91 418 E280 57 410 D AA 419 E28E CDC2E2 418 E280 57 419 E28E CDC2E2 421 E291 Z2E1FF 421 E292 CDC2E2 422 E297 1C 423 E298 188E 424 E290 55 5 ST20: LD AB 424 E290 S55 5 ST20: LD BA 425 E290 CDC2E2 5 ST60: CALL TPOUT 5 WRITE CHECK SUM 426 E290 CDC2E2 427 E2A0 10FB DJNZ ST60 428 E2A2 78 LD AB 429 E2A3 93 SUB E 430 E2A4 57 LD DA 431 E2A5 CDC2E2 432 E298 CDSE2 434 E2A D3DB UT 435 E2A6 B308 LD AB 436 E2A6 D3DB UT 47APEC) 47A E2B6 CDC2E2 47A E2B6 CDC2E2 47A E2B6 CDC2E2 47A E2A6 D3DB UT 47APEC) 47A E2B6 CDC2E2 47A E2B6		-					SAKTIE BEOCK FEMBLA
407 E279 ZAE1FF 408 E27C 54 409 E27C CDC2E2 410 E280 55 411 E281 CDC2E2 411 E284 56 411 E281 CDC2E2 412 E284 56 413 E285 CDC2E2 414 E288 23 415 E285 CDC2E2 414 E288 23 416 E288 78 417 E28C 91 418 E28B 78 419 E28E CDC2E2 419 E28E CDC2E2 419 E28E CDC2E2 410 E28C 91 410 E28B 57 410 E28C 91 411 E28C 91 412 E28B 65 413 E28B 78 414 E28B 78 417 E28C 91 418 E28C DSC2E2 420 E291 Z2E1FF 420 E291 Z2E1FF 421 E294 55 422 E297 1C 423 E298 188E 424 E294 55 424 E294 55 425 E298 0004 426 E290 CDC2E2 427 E2A0 10FB 428 E2A2 78 429 E2A3 93 430 E2A4 57 429 E2A3 93 430 E2A4 57 420 E295 E29C CALL 427 E2A0 10FB 428 E2A2 78 429 E2A3 93 430 E2A4 57 429 E2A3 93 430 E2A4 57 429 E2A3 93 430 E2A4 57 431 E2A5 CDC2E2 432 E298 CDC2E2 433 E2A8 CDB5E2 434 E2AD D3DB 435 E2AF CDB5E2 436 E2B CDC2E2 437 E2AB BE08 438 E2AF CDB5E2 439 E2AB BE08 440 E2B CDC2E2 437 E2AB BE08 438 E2AF CDB5E2 439 E2AB BE08 440 E2B CDC2E2 447 E2B CDC2E2 447 CDB5E2 448 E2AB BE08 444 E2CB CDC2E2 447 CDB5E2 448 E2AB BE08 444 E2CB CDC2E2 448 F2AB BE08 449 E2AB BE08 440 E2BB 7C 441 E2BC B5 442 E2BB 7C 444 E2CC CDBBB 444 E2CC CDBBB 445 E2AB F10F6 446 E2CC DBBB 447 F2C5 30FB 448 F2C7 7A 448 F2C7 7							
408 E27C 54 409 E27D CDC2E2 410 E2R0 55 LD D,H TPOUT ;WRITE LOAD ADDRESS (HI) 411 E2R1 DC2E2 CALL TPOUT ;WRITE LOAD ADDRESS (HI) 412 E2R3 56 LD D,(HL) 413 E2R3 56 CALL TPOUT ;WRITE DATA 414 E2R8 23 LD A,R 415 E2R3 10F9 DJNZ ST40 416 E2R8 78 LD A,R 417 E2R3 10F9 LD A,R 417 E2R3 10F9 LD D,A 418 E2R3 57 LD D,A 419 E2R3 E2R4 E2R5 LD LD A,R 421 F294 CD85E2 CALL TPOUT ;WRITE CHECK SUM 421 F294 CD85E2 CALL WAITS ;WAIT 5 SEC. 422 E297 TC INC E 423 E298 188E LD A,R 424 E29A 55 ST70: LD D,L 425 E298 0604 LD B,4 426 E290 CDC2E2 ST60: CALL TPOUT ;WRITE END BLOCK 427 E2A0 10FB DJNZ ST60 428 E2A2 7R LD A,R 429 E2A3 93 SUB E 430 E2A4 57 LD D,A 431 E2A5 CDC2E2 CALL WAITS ;WAIT 5 SEC. 432 E2A8 CD85E2 CALL WAITS ;WAIT 5 SEC. 433 E2A8 B368 LD A,R 434 E2AD D30B OUT (TAPEC),A ;WRITE CHECK SUM 435 E2AR CD85E2 CALL WAITS ;WAIT 5 SEC. 436 E2R8 232E2 JP LD30 437 E2A8 508A LD A,R 438 E2AD D30B OUT (TAPEC),A ;WRITE SPACE 437 E2A8 D30B WAIT: LD HL,A7261 JR NZ,WAID 438 E2AB 7C LD A,R 438 E2AB 7C LD A,R 438 E2AB 7C LD A,R 444 E2BC B5 UT (TAPEC),A ;WRITE SPACE 447 E2BB 20FB JR NZ,WAID 448 E2RC C32C2 BBB WAIO: DEC HL 448 E2BC B5 UR L 449 E2RB 7C LD A,R 440 E2RB 7C LD A,R 441 E2BC B5 UR L 442 E2RB D6FB JR NZ,WAID 443 E2RB 7C LD A,R 444 E2BC B5 JR NZ,WAID 445 E2CC D8BB TPOUT: IN A,(TAPEC) ;TRANSMIT READY? 446 E2C4 OF 447 F2C5 30FB JR NZ,WAID 448 F2C7 7A LD A,D 70, WAIT 70, WAIT							WRITE BLOCK TYPE
400 E270 CDC2E2 410 E280 55 411 E281 CDC2E2 412 E284 56 413 E285 CDC2E2 414 E288 23 415 E289 10F9 416 E280 78 417 E280 79 417 E28C 91 418 E280 57 419 E28E CDC2E2 414 E28E 25 415 E289 10F9 416 E280 57 417 E28C 91 418 E280 57 419 E28E CDC2E2 414 E28E 25 415 E289 70 416 E280 57 417 E28C 91 418 E280 57 419 E28E CDC2E2 420 E291 22E1FF 421 E296 E290 E22E1FF 422 E297 1C 423 E298 18BE 424 E298 55 424 E298 55 425 E298 0604 426 E290 CDC2E2 427 E280 10F9 428 E282 78 429 E293 93 420 E291 E282 E282 E282 E282 E283 E283 E284 E283 E287 E285 E288 E284 E285 E288 E284 E285 E288 E288					-		
410 E280 55 411 E281 CDC2E2 412 E284 56 413 E285 CDC2E2 413 E285 CDC2E2 414 E288 23 415 E289 10F9 416 E288 78 417 E286 79 418 E280 57 419 E28E CDC2E2 419 E28E CDC2E2 410 E280 57 410 E280 57 410 E280 57 410 E280 E291 E281FF 410 E280 E291 E281FF 420 E291 E281FF 421 E292 E281FF 422 E293 E281 E380 424 E294 F295 425 E298 D604 426 E299 CDC2E2 427 E296 D604 426 E299 CDC2E2 427 E296 D604 428 E282 78 429 E283 93 429 E283 93 429 E283 93 429 E283 93 420 E284 S5 431 E285 CDC2E2 432 E286 CDC2E2 433 E286 B368 434 E286 D552 431 E285 CDC2E2 434 E296 E286 CDC2E2 435 E286 CDC2E2 436 E286 CDC2E2 437 E286 CDC2E2 438 E287 E288 CDC2E2 439 E288 CDC2E2 440 F298 E288 CDC2E2 441 MAITS 442 E288 E288 E288 E288 E288 E288 E288 E			-				
411 E281 CDC2E2 412 E284 56 \$T40: LD D_A(HL) 413 E285 CDC2E2 414 E288 23 415 E289 10F9 416 E288 78 LD D_A_B 417 E286 P8 417 E286 P8 418 E280 57 419 E286 CDC2E2 421 E287 FC 422 E297 1C 423 E298 188E 424 E29A 55 5T20: LD D_L 425 E29B 0064 426 E29D CDC2E2 427 E2AO 10FB 428 E2AZ 78 430 E2AS 57 431 E2AS 50C2E2 422 E2AS 78 431 E2AS CDC2E2 423 E2AS 886E 424 E2AS 78 435 E2AS CDC2E2 426 CDC2E2 427 E2AO 10FB 428 E2AZ 78 430 E2AS 57 431 E2AS CDC2E2 432 E2AS 6085E2 433 E2AS CDC2E2 434 E2AS 57 450 D_A 451 E2AS CDC2E2 451 E2AS CDC2E2 452 E2AS 93 450 E2AS 57 451 E2AS CDC2E2 453 E2AS CDC2E2 454 CDSE2 455 E2AS CDC2E2 456 CDC2E2 457 E2AS 03B 450 E2AS 57 451 E2AS CDC2E2 452 E2AS 93 453 E2AS CDC2E2 453 E2AS CDC2E2 454 CDSE2 455 E2AS CDC2E2 456 CDC2E2 457 E2AS 03B 458 E2AS CDC2E2 458 E2AS CDC2E2 459 E2AS 93 450 E2AS 57 450 D_A 451 E2AS CDC2E2 451 E2AS CDC2E2 452 E2AS 93 453 E2AS CDC2E2 454 CDSE2 455 E2AB CDSE2 456 E2AB CDSE2 457 E2BS 060A 458 E2BS 76 459 E2BA CDSE2 460 E2BB 76 470 E2BB 76 471 E2BC 85 472 E2BB 76 473 E2BS 06DB 474 E2BB 87 475 E2BB 77 476 E2BB 77 477 E2BB 77 478 E2BB 77 479 E2BB 77 470 E2BB 77 471 E2BC 85 472 E2BB 77 473 E2BB 77 474 E2BB 85 475 E2BB 77 476 E2BB 77 477 E2BC 77 478 E2BB 77 479 E2BB 77 479 E2BB 77 470 E2BB 77 470 E2BB 77 471 E2BC 85 472 E2BB 77 473 E2BB 77 474 E2BB 85 475 E2BB 77 476 E2BB 77 477 E2BC 77 478 E2BC 77 478 E2BC 77 478 E2BC 77 479 E2BC 77 470 E2BC 77 470 FARNSMIT READY? 476 E2CC 77 477 E2BC 77 478 E2CC 77 478 E2CC 77 478 E2CC 77 478 E2BC 7							WRITE LOAD ADDRESS (HI)
412 E284 56 CDCZE2 413 E285 CDCZE2 414 E288 23 415 E289 10F9 416 E288 78 417 E28C 91 418 E285 57 419 E286 CDCZE2 420 E291 22E1FF 421 F294 CD85E2 422 E297 1C 423 E298 1064 426 E290 CDCZE2 427 E294 CDCZE2 427 E294 CDCZE2 428 E294 S5 429 E295 CDCZE2 420 E291 CDCZE2 421 E294 S5 422 E295 CDCZE2 423 E298 B8E 424 E294 S5 425 E298 CDCZE2 426 E290 CDCZE2 427 E294 CDCZE2 428 E294 S7 429 E295 CDCZE2 429 E296 CDCZE2 429 E296 CDCZE2 429 E296 CDCZE2 429 E296 CDCZE2 429 E297 CC 421 TPOUT 421 F294 CDECK 429 E298 CDCZE2 430 E298 CDCZE2 431 E298 CDCZE2 432 E298 CDCZE2 433 E298 CDCZE2 434 E298 CDCZE2 435 E298 CDCZE2 436 E298 CDCZE2 437 E298 CDCZE2 438 E298 CDCZE2 439 E298 CDCZE2 440 E298 CDCZE2 440 E298 CDCZE2 440 E298 CDCZE2 440 E298 CDCZE2 441 E288 E287 CDCZE2 444 E288 CC 447 E288 CC 447 E288 CC 447 E288 CC 448 E288 CC 449 E288 CC 449 E288 CC 440 E288 CC 440 E288 CC 441 E288 CC 444 E288 CC 445 E288 CC 446 E260 COF 447 E255 COFB 448 E267 COF 449 E280 COFB 449 E280 COFB 449 E280 COFB 449 E280 COFB 440 E280 COFB 441 E280 COFB 442 E280 COFB 443 E28F TOF6 444 E2CC COF 447 F2C5 COFB 448 F2C7 TA 449 E28C COFB 449 CZCC COFB 440 CZCC COFB							
413 E285 CDC2E2							; WRITE LOAD ADDRESS (LOW)
414 E288 23		-		ST40:			
415 E289 10F9 416 E28B 78 417 E28C 91 418 E28C 91 419 E28E CDCZEZ 420 E291 22E1FF 421 F294 CD85E2 422 E297 1C 423 E298 18BE 424 E29A 55 425 E29B 0604 426 E29D CDCZEZ 427 E2AO 10FB 428 E2AZ 78 429 E2A3 93 430 E2A4 57 410 D DA 428 E2AZ 78 429 E2A3 93 430 E2A4 57 431 E2A5 CDCZEZ 432 E2A8 CD85E2 433 E2A8 CD85E2 444 E2AD D3DB 435 E2AB B2BB 436 E2BC C3EE 437 E2AB D3DB 438 E2AD D3DB 439 E2AB CB5E2 438 E2AB CB5E2 439 E2AB CB5E2 430 E2AB CB5E2 431 E2AB CB5E2 432 E2AB CB5E2 433 E2AB B2BB 434 E2AD D3DB 435 E2AB CB5E2 436 E2BC C3E2E 437 E2BS 060A 438 E2BF 10F6 439 E2BB 7C 441 E2BC B5 442 E2BB 7C 444 E2CC C9 445 E2CC DBBB 470 TPOUT: IN AACTAPEC) 471 E2BC B5 472 E2BC DFB 473 E2BC DFB 474 E2BC B5 475 E2CC DBBB 476 AAB 477 E2CS 30FB 477 E2CC DBBB 478 ACCA TPOUT 478 E2BC 479 E2BC 477 E2CC 477 E2BC 477	413	E285	CDCSES		CALL	TPOUT	WRITE DATA
416 E288 78 417 E28C 91 418 E28D 57 419 E28E CDC2E2 420 E291 22E1FF 421 F294 C085E2 422 E297 1C 423 E298 18BE 424 E29A 55 425 E29B 0604 426 E29D CDC2E2 427 E2AD 10FB 428 E2A2 78 429 E2A3 93 429 E2A3 85 B08 430 E2A4 57 431 E2A5 CDC2E2 432 E2AB C085E2 433 E2AB C085E2 434 E2AD D30B 435 E2AB C085E2 436 E2B2 C32E2 437 E2B0 060A 438 E2B7 219DB8 4315: LD 438 E2B7 219DB8 4311: LD 438 E2B7 219DB8 4311: LD 438 E2B7 219DB8 4310: DEC 441 E2B6 B5 442 E2BD 20FB 443 E2B7 10F6 444 E2C1 C9 444 E2C1 C9 445 E2C2 DBDB 447 F2C5 30FB 47 F2C5 30F					INC		
417 E28C 91 418 E28D 57 419 E28E CDC2E2 420 E291 22E1FF 421 F294 C085E2 422 E297 1C 423 E298 18BE 424 E299 55 425 E298 0604 426 E290 CDC2E2 427 E2A0 10FB 428 E2A2 78 429 E2A3 93 430 E2A4 57 431 E2A5 CDC2E2 431 E2A5 CDC2E2 432 E2A8 C085E2 433 E2A8 3E08 434 E2AD D3DB 435 E2AF C085E2 436 E282 C322E2 437 E2B5 060A 438 E2B7 219DB8 431: LD 438 E2B7 219DB8 431: LD 439 E2BA 2B 430: CALL 430: CALL 431 E2BC B5 431 E2BC B5 432 E2BD 20FB 433 E2AB 3EBF 10F6 434 E2BD 20FB 444 E2C1 C9 445 E2C2 DBDB 447 F2C5 30FB 47 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 49 NC*TPOUT 49 NC*TPOUT 40 NAIT 40 NC*TPOUT 41 NO*WAIT 42 E2BD 20FB 43 NC*TPOUT 44 F2C7 7A 45 NC*TPOUT 46 F2C4 OF 47 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 49 N	415	E289	10F9		DJNZ	ST40	
418 E280 57 419 E28E CDC2E2 420 E291 22E1FF 421 F294 CD85E2 422 E297 1C 423 E298 18BE 424 E29A 55 425 E29B 0604 426 E290 CDC2E2 427 E2A0 10FB 428 E2AZ 78 429 E2AZ 78 429 E2AZ 78 430 E2AZ 57 431 E2AS CDC2E2 432 E2AB 085E2 433 E2AB 3E0B 434 E2AD 03DB 0UT (TAPEC) A ;WRITE CHECK SUM 436 E2BZ C32ZEZ 437 E2BS 060A 438 E2BZ C32ZEZ 437 E2BS 060A 438 E2BZ C32ZEZ 439 E2BZ C32ZEZ 430 E2BZ C32ZEZ 431 E2BS 060A 432 E2AB CBSEZ 433 E2AB 060BSEZ 434 E2AD 07BB 435 E2AF CD85EZ 436 E2BZ C32ZEZ 437 E2BS 060A 431 E2BS 7C 438 E2BZ C32ZEZ 439 E2BZ C32ZEZ 437 E2BS 060A 431 E2BS 7C 438 E2BZ C32ZEZ 439 E2BZ C32ZEZ 437 E2BS 060A 431 E2BS 7C 439 E2BB 7C 440 E2BB 7C 441 E2BC B5 442 E2BD 20FB 443 E2BF 10F6 444 E2CC C9 445 E2CZ DBDB 447 E2CS 30FB 448 F2CT 7A 450 CALL TAPOUT *WRITE CHECK SUM *WRITE CHEC	416	E28B	78		L D	A . B	
419 E28E CDC2E2 420 E291 Z2E1FF LD (ADDR), HL 421 F294 CD85E2 422 E297 1C 423 E298 18BE JR ST50 424 E29A 55 425 E29B 0604 426 E29D CDC2E2 ST60: CALL TPOUT ;WRITE END BLOCK 427 E2AO 10FB DJNZ ST60 428 E2AZ 78 429 E2A3 93 430 E2A4 57 431 E2AS CDC2E2 433 E2AB CD85E2 434 E2AD D3DB 0UT (TAPEC), AA 435 E2AF CD85E2 436 E2BZ C322E2 JP LD30 437 E2BS 060A WAIT5: LD B, 10 A, 8 435 E2AF CD85E2 437 E2BS 060A WAIT5: LD B, 10 A, 8 438 E2BT 2190BB WAIT: LD B, 10 A, B 440 E2BB 7C 441 E2BC B5 JR NZ, WAIT 441 E2BC B5 JR NZ, WAIT 445 E2C2 DBDB TPOUT: IN A, (TAPEC) 447 E2C5 30FB JR NZ, WAIT 447 E2C5 30FB JR NC, TPOUT ;TRANSMIT READLY? 448 E2C7 7A LD A, B 17 TRANSMIT READLY? 448 E2C7 7A LD A, D 18 TRANSMIT READLY? 447 E2C5 30FB JR NC, TPOUT ;NO, WAIT 448 E2C7 7A LD A, D 18 TRANSMIT READLY? 447 E2C5 30FB JR NC, TPOUT ;NO, WAIT	417	E28C	91		SUB	C	
420 E291 22E1FF 421 F294 C085E2 CALL WAIT5 ;WAIT 5 SEC. 422 E297 1C INC E 423 E298 18BE JR ST50 424 E29A 55 ST20: LD D.L 426 E299 C062E2 ST60: CALL TPOUT ;WRITE END BLOCK 427 E2A0 10FB DJNZ ST60 428 E2A2 78 LD A.B 429 E2A3 93 SUB E 420 E2A3 93 SUB E 430 E2A4 57 LD D.A 431 E2A5 C0C2E2 CALL TPOUT ;WRITE CHECK SUM 432 E2A8 C085E2 CALL WAIT5 ;WAIT 5 SEC. 433 E2A8 BE08 LD A.B 434 E2AD D3DB OUT (TAPEC).A ;WRITE SPACE 435 E2AF C085E2 JP LD30 437 E285 C60A WAIT5: LD B.10 ;5 SEC. WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL.47261 ;0.5 SEC. WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL.47261 ;0.5 SEC. WAIT ROUTINE 439 E2BA CB 441 E2BC B5 JR NZ.WA10 442 E2BD 20FB JR NZ.WA10 443 E2BF 10F6 JNZ WAIT 444 E2CC 1C9 445 E2CC DBDB TPOUT: IN A.(TAPEC) ;TRANSMIT READY? 446 E2C4 OF RECA 447 F2C5 30FB JR NC.TPOUT ;NO. WAIT	418	E280	57		LD	DAA	
421 F294 CD85E2 422 E297 1C 423 E298 18BE 424 E29A 55 425 E29B 0604 426 E29D CDC2E2 427 E2AO 10FB 428 E2A2 78 429 E2A3 93 420 E2A3 93 430 E2A4 57 431 E2A5 CDC2E2 433 E2A8 CD85E2 433 E2A8 CD85E2 433 E2A8 CD85E2 434 E2AD D3DB 435 E2AF CD85E2 436 E2B2 C322E2 437 E2B5 060A 438 E2B7 219DB8 431: LD 438 E2B7 C 441 E2BC B5 442 E2BD 20FB 443 E2BF 10F6 444 E2C1 C9 445 E2C2 DBDB 476 TRANSMIT READY? 446 E2C4 OF 447 E2C5 30FB 47 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NC*TPOUT 48 NO*WAIT 48 F2C7 7A 48 NC*TPOUT 48 NC*TPOUT 48 NO*WAIT 48 F2C7 7A 48 NC*TPOUT 48 NO*WAIT 48 NO*WAIT 48 F2C7 7A 48 NC*TPOUT 48 NO*WAIT 4	419	EZ8E	CDCZEZ		CALL	TPOUT	WRITE CHECK SUM
422 E297 1C	420	E291	22E1FF		LD	(ADDR) .HL	
423 E298 188E	421	F294			CALL		WAIT 5 SEC.
423 E298 188E	422	E297	1 C		INC	Ε	
424 E29A 55 425 E29B 0604 426 E29D CDC2E2 427 E2AO 10FB 428 E2A2 78 429 E2A3 93 430 E2A4 57 431 E2A5 CDC2E2 437 E2A8 085E2 438 E2A8 3E08 434 E2AD D3DB 435 E2AF CDB5E2 436 E2B2 C322E2 437 E2AB 060A 438 E2AB 3E08 434 E2AD D3DB 435 E2AF CDB5E2 436 E2B2 C322E2 437 E2B5 060A 4AIT5 4B E2B7 219DB8 4AIT: 4B B2B7 219DB8 4AIT: 4B B2B7 219DB8 4AIT: 4D HL*47261 4D C*BB 7C 4D A*B 4AB E2BB 00CB 4AB E2BB 0CB 4AB E2BB 0C					JR		
425 E298 O604 426 E290 C0C2E2 ST60: CALL TPOUT ; WRITE END BLOCK 427 E2A0 10FB DJNZ ST60 428 E2A2 78 LD A,B 429 E2A3 95 SUB E 430 E2A4 57 LD D,A 431 E2A5 CDC2E2 CALL TPOUT ; WRITE CHECK SUM 432 E2A8 C085E2 CALL WAIT5 ; WAIT 5 SEC. 433 E2A8 3E08 LD A,8 434 E2AD D3DB OUT (TAPEC),A ; WRITE SPACE 435 E2AF CD85E2 JP LD30 437 E285 O60A WAIT5: LD B,10 ;5 SEC. WAIT ROUTINE 438 E287 219DBB WAIT: LD HL,47261 ;0.5 SEC. WAIT ROUTINE 439 E28A 2B WA10: DEC HL 440 E2BB 7C LD A,H 441 E2BC B5 JR NZ,WA10 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READY? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D				ST20:		DøL	
426 E290 CDC2E2 ST60: CALL TPOUT ; WRITE END BLOCK 427 E2A0 10FB DJNZ ST60 428 E2A2 78 LD A,B 429 E2A3 93 SUB E 430 E2A4 57 LD D,A 431 E2A5 CDC2E2 CALL TPOUT ; WRITE CHECK SUM 432 E2A8 CD85E2 CALL WAIT5 ; WAIT 5 SEC, 433 E2A8 3E08 LD A,B 434 E2AD D3DB OUT (TAPEC),A ; WRITE SPACE 435 E2AF CD85E2 JP LD30 437 E2B5 C060A WAIT5: LD B,10 ;5 SEC, WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL,47261 ;0.5 SEC, WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL,47261 ;0.5 SEC, WAIT ROUTINE 439 E2BA 2B WA10: DEC HL 440 E2BB 7C OR L 441 E2BC B5 JR NZ,WA10 443 E2BT 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D							
427 E2A0 10FB				ST60:			WRITE END BLOCK
428 E2A2 78							
429 E2A3 93 SUB E 430 E2A4 57 LD D,A 431 E2A5 CDC2E2 CALL TPOUT ;WRITE CHECK SUM 432 E2A8 CD85E2 CALL WAIT5 ;WAIT 5 SEC. 433 E2A8 3E08 LD A,8 434 E2AD D3DB OUT (TAPEC),A ;WRITE SPACE 435 E2AF CD85E2 CALL WAIT5 ;WAIT 5 SEC. 436 E2B2 C322E2 JP LD30 437 E2B5 060A WAIT5: LD B,10 ;5 SEC. WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL,47261 ;0.5 SEC. WAIT ROUTINE 439 E2BA 2B WA10: DEC HL 440 E2BB 7C LD A,H 441 E2BC B5 OR L 442 E2BD 20FB JR NZ,WA10 443 E2BF 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D							
430 E244 57 431 E245 COC2E2 432 E248 CDB5E2 433 E248 3E08 434 E240 D3DB 434 E240 D3DB 435 E24F CDB5E2 436 E282 C322E2 437 E285 O60A 437 E285 O60A 438 E287 219D88 4311: LD 438 E287 219D88 4311: LD 438 E287 219D88 4310: DEC 441 E286 B5 442 E280 B5 443 E286 D6B 444 E261 C9 445 E262 DBDB 446 E264 OF 447 F265 30FB 447 F267 7A 440 F267 7A 450 CALL 450 DJNZ 461 F267 7A 460 F267 F267 7A 460 F268 DDT 460 F268 DBC 460 F268 DBC 460 F268 DBC 460 F267 7A 460 F267 F267 7A 460 F267 F267 F267 F267 F267 F267 F267 F267					-		
431 E2A5 CDC2E2							
432 E2A8 CDB5E2					_		SUPITE CHECK SUM
433 E2AB 3E08							
434 E2AD D3DB		-					AMMII 2 25C4
435 E2AF CDB5E2							*HDITE SDACE
436 E2B2 C322E2							
437 E2B5 060A WAIT5: LD B,10 ;5 SEC. WAIT ROUTINE 438 E2B7 219DB8 WAIT: LD HL,47261 ;0.5 SEC. WAIT ROUTINE 439 E2BA 2B WA10: DEC HL 440 E2BB 7C LD A,H 441 E2BC B5 OR L 442 E2BD 20FB JR NZ,WA10 443 E2BF 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC.TPOUT ;NO, WAIT 448 F2C7 7A LD A,D							WALL D SEC.
438 E287 219D88 WAIT: LD HL,47261 ;0.5 SEC. WAIT ROUTINE 439 E28A 28 WA10: DEC HL 440 E28B 7C 441 E28C B5 OR L 442 E28D 20FB JR NZ,WA10 443 E28F 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D					-		15 050
439 E28A 2B					-		
440 E2BB 7C							10.5 SEC. WALL ROUTINE
441 E2BC B5 OR L 442 E2BD 20FB JR NZ,WA10 443 E2BF 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D				WAIU			
442 E2BD 20FB JR NZ,WA10 443 E2BF 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READ.Y? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC,TPOUT ;NO, WAIT 448 F2C7 7A LD A,D							
443 E2BF 10F6 DJNZ WAIT 444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A (TAPEC) ;TRANSMIT READLY? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC TPOUT ;NO WAIT 448 F2C7 7A LD A D							
444 E2C1 C9 RET 445 E2C2 DBDB TPOUT: IN A,(TAPEC) ;TRANSMIT READY? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC.TPOUT ;NO.WAIT 448 F2C7 7A LD A.D							
445 E2C2 DBDB TPOUT: IN A (TAPEC) TRANSMIT READY? 446 E2C4 OF RRCA 447 F2C5 30FB JR NC TPOUT INO WAIT 448 F2C7 7A LD A D						WAIT	
446 E2C4 OF RRCA 447 F2C5 30FB JR NC#TPOUT INO# WAIT 448 F2C7 7A LD A#D							
447 F2C5 30FB JR NC.TPOUT INO. WAIT 448 F2C7 7A LD A.D				TPOUT: .	-	A, (TAPEC)	TRANSMIT READ.Y?
448 F2C7 7A LD A.D			-				
							:NO, WAIT
//O EZER DZDA OUT (TADED).A "OUTDUT DATA					-		
					0.0.7	(TAPED),A	COUTPUT DATA
450 EZCA 81 ADD A/C	450	EZCA	81		ADD	APC	

```
010
      SM-8-80T
    451 E2CB 4F
                                                RENEW CHECK SUM
                             LD
                                   C . A
    452 EZCC C9
                              RET
    453
     454
     455
                               ****** ADRSET ****
     456
                                    HL. (DATA)
     457 EZCD ZADFFF
                       ADRSET: LD
                                                      ADDRESS SET ROUTINE
     458 E200 22E1FF
                                    (ADDR) .HL
                              L D
     459 E203 181c
                               JR
                                      IR10
     460
     461
     462
                               ****** DECR ******
     463
     464 F205 ZAE1FF
                                      HL . (ADDR) ; DECREMENT & READ MEMOTY ROUTINE
                       DECR:
                              L.D
     465 E208 2B
                               DEC
                                      HL
     466 F2D9 1816
                              JR
                                      IR10
     467 EZDB JADFFF
                       READ:
                              LD
                                      A. (DATA)
     468 EZDE 32EOFF
                                      (DATA+1) A
                                                     SHIFT 1 BYTE DATA REG.
                               10
     469 E2E1 7E
470 E2E2 320FFF
                                    (DATA),A
                                      A. (HL)
                               LD
                                                     LOAD MEMORY DATA
                               LD
                                                     STORE IT TO DATA REG.
     471 EZE5 C9
                               RET
     472
     473
     474
                              ******* WRITE *****
     475
                                      HL (ADDR) ; WRITE ROUTINE
     476 E2E6 ZAE1FF
                       WRITE:
                              1.0
    477 EZE9 BADFFF
                              LD
                                      A, (DATA)
    478 EZEC 77
                              LD
                                      (HL) A
    479
    480
     481
                              ******* INCR *****
     482
     483 EZED ZAE1FF
                       INCR:
                              LD
                                      HL . (ADDR)
                                                     INCREMENT & READ MEMORY ROUTINE
                                   HL
     484 EZFO 23
                              INC
     485 EZF1 CDDBE2
                       IR10:
                              CALL
                                      READ
                                                     MEMORY READ
     486 E2F4 22E1FF
                              LD
                                      (ADDR) , HL
     487
    488
    489
                              ****** DISP1 ******
    490
    491 F2F7 D9
                       DISP1:
                              EXX
                                                     DISPLAY DATA REG. ROUTINE
                                     B , 4
    492 E2F8 0604
                              LD
    493 EZFA 1803
                                    DP10
                              J R
    494
    495
    496
                              ****** DISP2 *****
    497
                                  B,2
    498 EZFC D9
                      DISP2:
                              EXX
                                                     DISPLAY DATA & ADDR
    499 EZFD 0602
                              1.0
    500 EZFF 210FFF
                     DP10:
                                     HLDDATA
                              LD
                                                    THE IS POINTER TO DATA REG.
```

```
011 SM-8-80T
                         LD
    501 E302 1105FF
                                      DE,DISRUF
                                                     DE IS POINTER TO DISBUF
    502 F305 7E
                       DP20: LD
                                       A, (HL)
     503 E306 E60F
                               AND
                                       OFH
                                                      MASK OFF UPPER 4 BITS
    504 E308 12
                               LD
                                       (DE) A
                                                      STORE IT TO DISPLAY BUFFER
     505 E309 7E
                               LD
                                       A, (HL)
                                                      RECOVER IT
    506 E30A E6F0
                               AND
                                       OFOH
                                                      MASK OFF LOWER 4 BITS
    507 E30C OF
                               RRCA
                                                      ROTATE RIGHT 4 BITS
    508 E300 OF
                               RRCA
    509 E30E OF
                               RRCA
    510 E30F OF
                               RRCA
                                      DE
     511 E310 13
                              INC
     512 E311 12
                                       (DE) A
                               I. D
                                                     STORE IT
     513 E312 13
                                      DE
                               INC
    514 E313 23
                               INC
                                       HL
    515 E314 10EF
                               DJNZ
                                       DPZO
    516 E316 CD24E3
                               CALL
                                      SEGCON
                                                     SEGUMENT CONVERT
    517 E319 D9
                               EXX
    518 E31A C9
                               RET
    519
    520
                               ******
    521
    522
    523 E318 210FFF
                       SHIFT:
                               LD
                                      HL . DATA
                                                     SHIFT DIGIT RIGHT DATA REG.
    524 E31E ED6F
525 E320 23
526 E321 ED6F
                               RLD
                               INC
                                      HL
                               RLD
    527 E323 C9
                               RET
    528
    529
    530
                               *****
    531
    532 E324 0608
                       SEGCON: LD
                                      8 .8
                                                     SET UP COUNTER
    533 E326 21D5FF
534 E329 11CDFF
                                    HL.DISBUF
                      LD
                              L D
                                      DE . SEGBUF
    535 E32C 7E
                       SC10:
                                      A, (HL)
    536 E320 E5
                              PUSH
                                      HL
    537 E32E 21CDE3
                              LD
                                      HL.SEGTAB
                                                     THE IS POINTER TO SEGUMENT TABLE
    538 E331 85
                              ADD
                                      APL
    539 E332 6F
                              LD
                                      LAA
    540 E333 4E
                              LD
                                      C (HL)
    541 E334 1A
                                      A, (DE)
                              LD
    542 E335 E680
                              AND
                                      80H
                                                     NON EFFECTIVE DECIMAL POINT
    543 E337 B1
                              OR
                                      C
    544 E338 12
                              LD
                                      (DE) A
    545 E339 E1
                                      HL
                              POP
    546 E33A 23
                              INC
                                      HL
    547 E33B 13
                              INC
                                      DE
```

S C 1 0

DJNZ

RET

548 E33C 10EE

549 E33E C9

550

```
012
     SM-8-80T
     551
                                  ****** KEYIN ******
     552
     553
                                                             KEY INPUT & LED DISPLAY ROUTINE
     554 E33F 09
                          KEYIN: EXX
     555 E340 CD70E3
                                         S C-A N
                          K160:
                                   CALL
                                                             KEY INPUT?
                                                             : NO. CLEAR FLAG
     556 E343 2826
                                   JR
                                           ZeKI10
                                                             WAIT FOR CHATTERING TIME
                          K130:
                                   L D
                                           8,4
     557 E345 0604
                                           SCAN
     558 E347 C070E3
                          K120:
                                   CALL
     559 E34A 10FB
                                   DJNZ
                                            K I 2 0
     560 E34C 2810
                                   JR
                                            Z . K 110
                                            EAA
                                                             SAVE KEY NO.
                                   LD
      561 E34E 5F
     562 E34F 3ADDFF
                                   LD
                                            A, (FLAG)
      563 E352 A7
                                   AND
                                                             ; IF FLAG IS NON ZERO, WAIT AGAIN
      564 E353 20F0
                                   J R
                                            NZ . K130
                                   LD
                                            ADE
      565 E355 7B
                                   LD
                                            (FLAG) , A
                                                             TURN ON FLAG
      566 E356 32DDFF
                                   AND
                                            OFH
      567 E359 E60F
                                            0.0
      568 E35B 0E00
                                   LĐ
      569 E350 OF
                          KI40:
                                   RRCA
                                   JR
                                            C.KI50
      570 E35E 3803
                                   INC
      571 E360 OC
                                            C
      572 E361 18FA
573 E363 78
                                   JR
                                            K140
                           KI50:
                                   I D
                                            ADE
                                   AND
                                            70H
      574 E364 E670
                                   RRCA
      575 E366 OF
      576 E367 OF
                                   RRCA
                                                             A IS KEY SEQ. NO.
                                   OR
      577 E368 B1
                                    EXX
      578 E369 09
                                    RET
      579 E36A C9
                                            (FLAG) A
      580 E36B 32DDFF
                           KI10:
                                    I D
                                            K160
      581 E36E 1800
                                    JR
                                                              SCAN LED & KEY BOAD
      582 E370 1600
583 E372 0E70
                           SCAN:
                                    LD
                                            000
                                                              SET UP DIGIT COUNTER
CHL IS POINTER TO SEGUMENT BUFFER
                                    LD
                                            C . 70H
      584 E374 2104FF
585 E377 3E80
                                            HL . SEGBUF+7
                                    LD
                                            A . 80H
                           SN20:
                                    LD
                                                              DISABLE DIGIT SIGNAL
                                    OUT
                                            (PIOBD) A
      586 E379 D3D2
                                                              LOAD SEGUMENT DATA
      587 E378 7E
                                    LD
                                             Ap(HL)
      588 E37C 2B
                                    DEC
                                             HL
                                                              COUTPUT IT
                                    OUT
                                             (PIOAD) A
      589 E370 D3D0
      590 E37F 79
                                    LD
                                             APC
                                             (PIOBD) A
                                                              COUTPUT DIGIT DATA
                                    OUT
      591 E380 D3D2
                                             A, (PIOBD)
                                                              INPUT KEY DATA
      592 E382 DBD2
                                    T N
      593 E384 2F
                                    CPL
      594 E385 E60F
                                    AND
                                             OFH
       595 E387 2802
                                    JR
                                             Z . S N10
                                                              IF GET ANY KEY, SAVE IT
                                    0 R
      596 E389 B1
                                             C
                                             DAA
                                    LD
       597 E38A 57
                                                              :WAIT
                                             A . 40
                           SN10:
                                    1 D
       598 E388 3E28
       599 F380 30
                           SN30:
                                   DEC
                                             NZ.SNSO
```

JR

600 E38E 20FD

```
013 SM-8-80T
                            L D
S U B
                                      A,C
10H
C,A
NC,SN2O
A,80H
     601 E390 79
     602 E391 D610
     603 E393 4F
                            L D
J R
     604 E394 30E1
                           LD
OUT
     605 E396 3E80
                                          A 280H
                                                     DISABLE DIGIT SIGNAL
     606 E398 D3D2
                                 OUT
                                          (PIOBD) A
     607 E39A 7A
                            LD
                                         A P D
                                                     RESTORE KEY DATA
     608 E39B A7
                                 AND
                                         A
     609 E39C C9
                            RET
     610
     611
     612
                        ******* SYMTAB ****
     613
                                          82H
                         SYMTAB: DEFB
     614 E39D 82
                        ; PC
                                         0F8H
     615 E39E 18
     616 E39F F8
                                                   ; SP
                                          0
0E9H
     617 E3AO 00
     618 E3A1 E9
                                         0 E A H
     619 E3A2 04
     620 E3A3 EA
                                                          : IY
                                         2
10H
27
12H
26
0EDH
     621 E3A4 02
     622 E3A5 10
     623 E3A6 1B
     624 E3A7 12
                                 DEFB
                                                          ; BC
     625 E3A8 1A
                                 DEFB
     626 E3A9 ED
627 E3AA 15
                                 DEFB
                                                          : 1
                                         21
0E5H
                            DEFB
DEFB
DEFB
DEFB
DEFB
DEFB
DEFB
DEFB
                                 DEFB
     628 E3AB E5
                                                          FIF
                                         20
6DH
15
7DH
     629 E3AC 14
     630 E3AD 6D
                                                          2 H
     631 E3AE OF
     632 E3AF 7D
     633 E3BO OE
                                         14
0DH
23
1DH
19
2DH
18
3DH
                                         14
     634 E3B1 OD
    635 E382 17
     636 E3B3 1D
                                                          ; B
    637 E3B4 13
                                 DEFB
    638 E3B5 2D
                                 DEFB
                                                          ; C
    639 E3B6 12
                                 DEFB
                                         3DH
17
    640 E3B7 3D
                                 DEFB
                                                          ; D
    641 E388 11
                                 DEFB
    642 E389 4D
                                 DEFB
                                         4DH
                                                          ; E
    643 E38A 10
                                 DEFB
                                         16
                                         5 D H
                                 DEFB
   644 E38B 5D
645 E38C 16
646 E38D 6C
647 E38E 07
648 E38F 7C
649 E3CO 06
650 F3C1 0C
    644 E38B 5D
                                                          ; F
                                     22
6CH
7
7CH
6
                                 DEFB
                                                          ; H *
                                 DEFB
                                DEFR
                                                  ; L .
                                 DEFB
                                DFFB
                                DEFR
```

```
014 SM-8-80T
     651 F3C2 On
                                  DEFR
                                           13
                                           13
1 C H
1 1
2 C H
1 0
     652 F3C3 1C
                                   DEFR
                                                             ; B *
     653 E3C4 OB
                                   DEFR
     654 E3C5 2C
                                   DEFB
                                                             1 C *
                                            10
3CH
     655 E3C6 OA
                                   DEFB
                                                         ; D *
                                           9
4CH
8
                                   DEFB
      656 E3C7 3C
      657 E3C8 09
                                   DEFB
                                                             ; E 1
      658 E3C9 4C
                                   DEFB
                                   DEFB
                                            8
      659 E3CA 08
                                                         ; F *
                                            5 C H
      660 E3CB 5C
                                   DEFB
                                   DEFB 12
      661 E3CC OC
                              662
      663
                          ****** SEGTAB *****
      664
                                                 10
11
12
      665
                         SEGTAB: DEFB
                                            5 C H
      666 E3CD 5C
                           DEFB
      667 E3CE 06
                                           6
                              DEFB
                                           5 B H
      668 E3CF 5B
                                   DEFB
                                                      34
55
66
78
9
      669 E300 4F
                                            4FH
                              DEFB
DEFB
                                            60H
                                           66H
      670 E3D1 66
      671 E3D2 6D
672 E3D3 7D
                                            70H
27H
                            DEFB
                                            27H
7FH
6FH
77H
7CH
39H
5EH
79H
71H
74H
      673 E304 27
674 E305 7F
                                   DEFR
                              DEFB
DEF8
      675 E3D6 6F
                              DEFB
      676 E3D7.77
                                   DEFB
      677 E308 7C
      678 E309 39
                              DEFB
      679 E3DA 5E
                                                             ; D
                                                       ; D
; E
; F
                              DEFB
      680 E308 79
      681 E3DC 71
                                   DEFB
                              DEFB
      682 E300 74
                                                             ; H
                                            38H
73H
76H
6EH
40H
20H
0
6
      683 E3DE 38
                                                             iL
                                   DEFB
      684 E3DF 73
                                                              ; P
                                   DEFB
                              DEFB
                                                             ; X
      685 E3E0 76
                                                              : Y
      686 E3E1 6E
                                    DEFB
      687 E3E2 40
                                    DEFR
                                                              : -
                                                       ; SPACE
; 1
; S
                                                              1.1
                                    DEFB
      688 E3E3 20
                              DEFB
      689 F3F4 00
                               DEFB
      690 E3E5 06
                                   DEFR
      691 E3F6 6D
      692
      693
                              *****
      694
                                           REG ; REGISTER DISPLAY ROUTINE
INCR ; INCREMENT & READ MEMOTY ROUTINE
DECR ; DECREMENT & READ MEMORY ROUTINE
RUN ; EXECUTE USER'S PROGRAM ROUTINE
STEP ; ONE STEP EXECUTE USER'S PROGRAM
ROUTINE
                                            RĘG
      695
                           JPTAB; DEFW
      696 E3E7 BCEO
                                   DEFW
      697 E3E9 EDE2
                              DEFW
      698 E3EB D5E2
      699 E3ED 49E1
      700 E3FF 42F1
                              DEFW
```

115 SM-8-80T

701 F3F1 E6E2 DEFW WRITE ;WRITE % READ MEMORY POUTINE 702 E3F3 CDE2 DEFW ADRSET ;ADDRESS SFT ROUTINE 704 F3F7 END

SM-8-801 SYMBOL TABLE

	-FFF1	ADRSET	-E2CD	BADDR	-FFFE	BCOUNT	-FFFD
DATA	-FFDF	DECR	-E2D5	DISBUF	-FEDS	DISP1	-F2F7
DISPS	-E2FC	DP10	-FZFF			FR10	-F219
FFROR	-E214	FXOO	-E15A	EX10	-E183		
E x 3 0	-F1BE	EX40	-E16D	EX41		EX20	-E1BC
E X 5 0	-E144				-E181	E X 4 2	-£186
		EXEC	-E157	FLAG	-FFDD	FUNC	-E045
INCR	-ESED	INT	-0009	INTER	-E066	IR10	'-E2F1
JPTAB	-F3E7	KEYIN	-E33F	K110	-E36B	K120	-E347
K130	-E345	K140	-E350	K150	-E363	K160	-E340
LD10	-E1D9	L020	-E1FC	LD30	-E222	LD40	-E206
LOAD	-E1C6	MA10	-E00B	MAZO	-F026	MA30	-E02C
MASO	-E02F	MAIN	-E000	MODE	-FFCC	PIOAC	-0001
DIOAD	-0000	PIOBC	-00D3	PIOBD	-0002	RAM	-FF00
READ	-E2DR	REG	-FOBC	REM	-00DC	REMOTE	
REMSW	-FFDE	RG10	-F0F7	RG100	-FOAF	RGZO	-EOFD
RG40	-E118	RG60	-E0C2	RG70	-E127	RG80	-E130
RG90	-E139	ROM	-E000	RUN	-E149	SAVE	-FFE3
S C 1 O	-E32C	SCAN	-E370	SEGBUF		SEGCO	
SEGTAR	-E3CD	SHIFT	-E318	SN10	-E388	SN20	-E377
S N 3 0	-E38D	ST10	-E26D	STZO	-E29A	ST30	-E26E
ST40	-E284	ST50	-E258	ST60	-F29D	STACK	-FFCC
STEP	-E142	STORE	-E236	SYMTAB			
TAPEC	-000B					SYS	-0008
		TAPED	-00DA		-E229	TPOUT	-E5C5
USFR	-FF9A	WA10	-E2BA	WAIT	-E287	WAIT5	-E2B5
UPITE	- 5754						

Z-80 クロスアセンブラマニュアル

目 次

1. 概	要	1
2. ア	センブラの機能	2
2. 1	オブジェクトの作成	2
2. 2	リストの作成	3
2. 3	シンボル・テーブルの作成	3
2. 4	クロス・リファレンス・リストの作成	4
2. 5	ディスク・ファイルの作成	4
3. ア	センブラの書式	5
3. 1	行の書式	5
3. 2	記述子	6
3. 3	数值、式	6
3. 4	ラベル	8
3. 5	オペコード ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	8
3. 6	オペランド	9
3. 7	アセンブラ命令	1 0
		1.0
4. ア	センブル出力	1 3
4. 1	リストの内容	1 3
4. 2	エラー・コード	1 3
5. 操	作	1 5
5. 1	アセンブル・コマンド	1 5
5 2	アセンブルの宝行	1 6

1. 概 要

Z-80クロス・アセンブラ(Z80A)は、ミニ・コンピュータ 'NOVA' のDOS(デ ィスク・オペレーティング・システム)下で実行できる、Z80ソース・プログラムのアセンブ ル用プログラムである。

クロス・アセンブラは、NOVAのアセンブリ語で書かれていて、全ステップ数はデータ・エ リアも含め約7 KWである。 NOVAのDOSサイズにも依るが、主記憶部の必要容量として、 16~24KW程度あれば実行可能である。

Z-80クロス・アセンブラはNOVAの 'FDOS' 'RDOS' 'MRDOS' のいずれ の管理下でも、またNOVA01、02、3のいずれの機種においても実行できるようになって いる。

アセンブラの機能は、次の如くである。

- 1. オブジェクト・ファイルの作成と出力
- 2. アセンブル・リスト及びシンボル・テーブルの作成と出力
- 3. クロス・リファレンス・リストの作成と出力
- 4. 各リストのディスク・ファイルの作成

入力・出力装置は、NOVAのDOSが管理するすべての装置を利用できる。

1. コンソール

- (TTY, CRT)
- 2. 紙テープ・リーダ パンチャ (PTR 、PTP)
- 3. 紙カード・リーダ
- (CDR)
- 4. ライン・プリンタ
- (LPT)

アセンブルすべきソース・ファイルとして、次のいずれかを用意する必要がある。

- 1. オフラインで作成された紙テープ・ソース
- 2. テキスト・エディタなどで作成したソース・ファイル
- 3. リンクされたディスク・ファイル
- 4. IBMカード・ソースなど

アセンブル後作成されるオブジェクトは、直接紙テープに出力する以外に、必要なら一旦ディ スク・ファイルとして作成し、保存しておくことも可能である。このディスク・ファイルは、適 時他の形体(紙テープ、磁気テープ)で出力できる。

他のファイル(リストなど)も、同様にできる。

2. アセンブラ(Z 8 0 A) の機能

クロス・アセンブラ(Z80A)は、次のような機能を有している。

- **Z** 8 0 のアセンブラ語(ザイログ社オリジナル)で書かれたソース・プログラムから、所 定の形式(インテル・フォーマット)のオブジェクト・ファイルを作成し、出力する。
- ソース・プログラムに、エラー・コード、ステートメント番号、アドレス、マシン・コード などを付し、リポートするアセンブル・リストを出力する。
- ラベル (シンボル)を一覧表にしたシンボル・テーブルを作成し、アセンブル・リストに付加する。
- ラベルがオペランドとして用いられている箇所の、ステートメント番号を、ラベルに対応させ一覧表にした、クロス・リファレンス・リストを作成する。

2.1 オブジェクトの作成

オブジェクトのフォーマットは、Fig 2.1 のようなインテルフォーマットで作成される。 レコード長MAXは、30 バイト分であり、

最後にチェック・サム(2の補数)と、CR

(キャリッジ・リターン)、LF(ライン・フィード)が付加される。

チェックサムは、レコード長フィールドから、 チェックサム・フィールドまでの総和の2の補 数値が出される。

各データの水平パリティは、 '偶' である。 データのある場合、レコード・タイプは 0 0 、 ファイルの終端(EOF)の場合、タイプは、 0 1である。

レコード・マーク 0 レコード長 フィールド 1 (1)ASCI I HEX 2 (E) 3 High ロードアドレス・フィールド 4 ASCI I HEX 5 Low 6 レコード・タイプ・フィールド 7 (0) データ 00 8 (1) EOF 01 9 データ・フィールド 10 ASS HEX $9+(1E)\times 2$ チェック・サム ASC HEX 2の補数値 $9+(1E)\times 2+1$ $10+(1E)\times 2$ 0 D CR LF 0E $10+(1E)\times 2+1$

Fig 2.1

2.2 リストの作成

アセンブル・リストは、Fig 2.2のような形式で出される。

1行内に、エラー・コード、ステートメント番号、アドレスまたは、EQUで指定されたデー

タ、及びマシン・コード(最大4バイト分)の順で出力され、その後ソース行が出される。

. ,,,,		* -				
91	$00\mathrm{DD}$		TBUFF:	DEFS	NTITL+1	
92	00EE		DATE:	DEFS	1 1	
93	00 F 9		PSOR:	DEFS	2	
94	00FB		BTAB:	DEFS	2	
95			;*****	★★ LTAB	*****	
96	1900		LTAB	EQU	1900H	
97	3FFF		M16K	EQU	3FFFH	
98			; *****	** MAIN	*****	
99				ORG	100H	
100	0100	1E00	MAIN:	LD	E, 0	Fig 2.2
101	0102	21FF3F		LD	HL, M16K	
102	0105	220200		LD	(MTAB), HL	
103	0108	210019	MA 0 2:	LD	HL, LTAB	
104	010B	220000		LD	(PTAB), HL	
105	010E	1802		JR	MA 0 6	
106	0110	1E40	CROSS:	LD	E, 40H	
ب ب						
番号	アドレス (データ) マシン・コー	ĸ	ソース行		
エラー・コ	一卜桁					

エラー・コードは行の先頭に出される。

ステートメント番号は、5桁の10進数で、ゼロサプレスされ、出力される。

アドレスは、4桁の16進数である。

マシン・コードは、最大4バイトまで同一行に出される。これを越えた分は、次の行に出される。

2.3 シンボル(ラベル)・テーブルの作成

指定(後述)がない限り、このシンボル・テーブルは自動的に、アセンブル・リストの後に付加され、出力される。

1 桁に 4 個のシンボルとそれの置かれているアドレス、または等価なデータが出力される。 指定 (後述)によって、シンボルは出現順、またはアルファベット順のいずれにでも配列できる。

2.4 クロス・リファレンス・リストの作成

シンボルがオペランドとして使用されている個所すべての、ステートメント番号が、各シンボルに対して付加される。

指定(後述)により、シンボルの配列を出現順、またはアルファベット順のいずれでも作成できる。

2.5 ディスク・ファイルの作成

上述の3種の出力(リスト、オブジェクトなど)は、直接各装置へ出力せず、一旦ディスク・ファイルとして作成しておくことができる。

このディスク・ファイルは、DOSの管理下で他のファイルと同様な扱いが可能である。

3. アセンブラの書式

ソース・プログラムは、以下に述べるような書式(フォーマット)で作成する。

アセンブリ語として、オペコードはザイログ社オリジナルのニモニックを使用し、他に一般的なアセンブリ語を数種使用する。

a、マシン・コードに変換されるアセンブリ語

LD、ADD、JPなど68種

b、その他のアセンブリ語(擬似命令語)

ORG、END、DEFMなど7種

各文(ステートメント)は、1行単位で記述し、行終端は必ず、復帰(CR: キャリッジ・リターン)、または改行(LF: ライン・フィード)でなければならない。

* 以下の説明の為に、ここで次のような記号を定めておく。

山(SP) ;スペース(空白)を意味する。

→(HT) ;タブレーション(タブ)を意味する。

√(CR) ; キャリッジ・リターン(復帰)を意味する。

, (CM) ; コンマ(区切)を意味する。

ソース・プログラムで、最少限必要なアセンブラに対する命令語は、 'END' であり、プログラムの最後に必ず書かねばならない。

ロードすべき、ロケーションの初めを指定するために、 'ORG' 命令が必要であるが、指定が無ければ、自動的に 0 (ゼロ)番地から始められる。

3.1 行の書式

1 行内に、ラベル、オペコード(ニモニック)、オペランド、コメント文の順に書き、行終端はCR(キャリッジ・リターン)または、LF(ライン・フィード)でなければならない。

行内の各要素は、全部必要な訳ではなく、次のような種々の行構成があり得る。

- ラベルのみの行
- オペコードのみの行
- ○. コメント文のみの行
- オペコード、オペランドのみの行

○ その他

3.2 記 述 子

行内の各要素(文字列)を特徴付けるために、次のような各種の記述子(記号)が設けられている。

山(SP) ; これの前後にある文字列を、分離する。

~ (HT);

, (CM) ;

: (コロン) ; これの前にある文字列を、ラベルとする。

; (セミコロン) ; これの後にある文字列を、コメント文とする。

'(クォーティション) ; これらで挾まれた文字を、アスキーコードのまゝで扱う。

〈,〉(ブラケット) ; これらで挟まれた文字列を、数値として扱う。(但し、DEFM命令内

のみ有効)

+(プラス); これの後の文字列と等価な値を、前の文字列と等価な値に加える。

- (マイナス) ; これの後の文字列と等価な値を、前の文字列と等価な値から減じる。

*(アスタリスク); これの後の文字列と等価な値を、前の文字列と等価な値に乗ずる。

/(スラッシュ) ; これの後の文字列と等価な値を、前の文字列と等価な値から除す。

& (アンド) ; これの後の文字列と等価な値と、前の文字列と等価な値との論理積をと

る。

!(感嘆符) ; これの後の文字列と等価な値と、前の文字列と等価な値との論理和をと

る。

3.3 数值、式

オペランドとして、通常数値及び文字列を含む式が使える。

この内、数値には、次の4種が許される。

a、2進数 ; 数字列の後尾に 'B' を付す。

(8桁まで、許される)

1 0 1 1 B

b、8 進数 ; 数字列の後尾に、 'O' または 'Q' を付す。 (5 桁まで、許される)

3 4 O 3 4 Q

e、10進数 ; 数字列の後尾に、 'D' を付すか、または、何も付さない。 (5 桁まで)

5 6 D 5 6

d、16進数 ; 数字列の後尾に、 'H' を付す。(4桁まで許される)数字列の先頭に

'0'(ゼロ)を付すことが、望ましい。(先頭文字が、A~Fの場合、

まずレジスタ名として、次にラベルとして調べられる。一致しなければ、

16進数として、処理される)

7 8 H 0 A B H

式は、演算記号で結ばれた文字列、数字群の一組であり、演算記号は、前述(下に再記)の6種が許される。

+, -, *, /, &, !

演算は、行の左から順に行われる。括孤でくくることは、許されない。

e、数值式 2 3 H-1 0+3 Q/4 H*8 (= 3 8 H)

f、文字(ラベル式) LTAB+BIAS&MASK

式内のSP(スペース)、HT(タブ)は無視される。

但し、CM(コンマ)は、式毎の分離を行う機能を有する。

数値、ラベル以外に数値と等価な記号として、次の2種がある。

g、ピリオド(・) ; その行に対応するロケーションの値(アドレス値)が代入される。

h、ダラー(\$);ピリオドに同じ。

$$JP$$
 \$-3 $(=JP 4FDH \\ アドレス:500番地)$

オペコードが、多バイト命令である場合、その先頭バイトのアドレス値が採られる。

尚、オペランドとして、アスキー文字を使うことができる。

i、クォーティション(*) ; これで挾まれた1文字のコードを、代入する。

 $LD A, '?' (\equiv LD A, 3FH)$

CP ' \langle ' + 2 ($\equiv CP$ 3 EH)

但し、クォーティション・マーク自身を挾むことは、許されない。 LD A、「ヾヾ (フォーマット・エラーとなる)

3.4 ラベル

ラベルは、文字、数字から成る 6 文字以内の文字列で書き、ロケーション、またはオペランドの値を充当させる。

先頭の文字に、数字は使えない。

ラベルは、その文字列の後尾に、 `:' (コロン)を付すか、行の先頭(第1コラム)から、書き始める。

□ A B C : - - -

A B C ---

↑ 行の先頭(第1コラム)

ラベルの文字数が、6文字を越える場合、越えた分については無視される。

異なるラベルを、同一ロケーションに設定したい場合、次のように書く。

E 2 0 0 A B C : 4

E 2 0 0 EF: 2

E 2 0 0 JKLM: $\neg LD \neg A$, $B \nearrow$

(アドレス) (ラベル)

同一名のラベルを、複数個定義することは、許されない。

オペコードと同一名のラベルを使用してもよい。

使用できるラベルの総数は、メモリの残量によって決まる。

3.5 オペコード (ニモニック)

オペコードは、ザイログ社のニモニックを使用する。

データ転送 ; LD、PUSH、POP

ブロック転送 ; LDI、LDIR、LDD、LDDR

データ交換 ; EX、EXX

データ比較 ; C P

ブロック探索 ; CPI、CPIR、CPD、CPDR

算術演算 ; ADD、SUB、SBC、ADC

論理演算 ; AND、OR、XOR

データ操作 ; INC、DEC、DAA、CPL

NEG, CCF, SCF

RLCA, RLA, RRCA, RRA

RLC, RL, RRC, RR, SLA

SRA, SRL, RLD, RRD

BIT, SET, RES

CPU制御 ; NOP、HALT、DI、EI、IM*

ジャンプ ; JP、JR、DJNZ、CALL

RET, RETI, RETN, RST

入·出力 ; IN、OUT

ブロック入・出力 ; INI、INIR、IND、INDR

OUTI, OTIR, OUTD

OTDR

*註)IMO、IM1、IM2 許される。

或は、0、1、2を、オペランドとしてもよい。

3.6 オペランド

オペランドとして、所定の文字、前述の数値、式、アスキー・コード、文字列などを使う。

a、所定の文字とは、次に挙げるレジスタ名、条件名など。

A ; アキュムレータ

B ; 汎用レジスタ

C : "

D : "

E : "

H : "

L ; ,

F ; フラグ・レジスタ

AF;レジスタ・ペア

BC ; "

DE:

HL ; レジスタ・ペア

IX :インデクス・レジスタ

IY; "

SP ; スタック・ポインタ

NZ ; ノン・ゼロ

Z ;ゼロ

NC ; ノン・キャリ

C ; + + 1

PO ;パリティ奇

PE ;パリティ偶

P ; 正

M ; 負

尚、間接指定に用いる括孤 `()' 、 $`(IX\pm)'$ 、 $`(IY\pm)'$ などは、書式を変えてはいけないが、次のような書式は許される。

EX (SP)HL

 $; \equiv E X \quad (SP), HL$

 $LD A \sqcup \sqcup (IX + d)$; $\equiv LD A \sqcup (IX + d)$

アスキー・コード、文字列をオペランドとして使う例については、アセンブラ命令の項で説明 する。

3.7 アセンブラ命令

本来の命令語以外に、アセンブラに対する擬似命令(制御)語がある。

アセンブラ命令には、次の8種があり、一部省略形が許される。

TITLE ; Title

ORG ; Origin

END ; End of Source

EQU ; Equalize

DEFS ; Define Storage area

(DS; ")

DEFB ; Define Byte space

(DB; ")

DEFW ; Define Word space

(DW; ")

DEFM; Define Massage strings

(DM; //

各々について、詳細に説明する。尚、書式中の~は、山でもよい。

a, ORG

書式 →ORG→ABC ≥

意味 以降のプログラムを、ロケーションABCから、ロードする。

条件 ABCは、数値、または式であり、ラベルを含む場合、そのラベルは、この 行以前で定義されている必要がある。

b, END

書式 ~END√

意味 ソース・プログラムの終端とする。

条件ラベルを付すことができるが、オペランドを付けることは許されない。

c, EQU

書式 XYZ:→EQU→ABC /

意味 ラベルXYZの値として、ABCを与える。

条件 ABCは、数値、または式であり、ラベルを含む場合、そのラベルは前もって定義されていなければならない。

d, DEFS

DS ABC

意味 ストレージ・エリアを、ABCバイト確保する。

条件 ABCは、EQUのと同様で、ラベルを含む場合は、そのラベルが、前もって定義されていること。

e, DEFB

 \longrightarrow DB \longrightarrow ABC $^{\prime}$

意味 ABCの値の下位1バイトの、マシン・コードを出力する。

条件 ABCは、数値、または式で、カンマで区切って、複数組並べて書いてもよい。

f, DEFW

書式 DEFW __ ABC \(\sqrt{} \)

 \longrightarrow DW \longrightarrow ABC \swarrow

意味 ABCの値2バイトの、マシン・コードを出力する。

条件 ABCは、数値、または式で、カンマで区切って、複数組並べて書いてもよい。

g, DEFM

DM ABC/

意味 アスキー・コードA、B、Cを、この順序で出力する。

条件 文字列を同一のターミネータで挾む。このターミネータは、制御コード以外 なら、何でもよい。

ターミネータのコードは出力されない。

書式2. DEFM ___/ABC/〈03FH、6〉

 \longrightarrow DM \longrightarrow /A/ \langle 5 \rangle /B/ \langle 0 FH \rangle

意味 アングル・ブラケットで挟まれた数値、式の値はそのまゝ、数値として出力 する。

ターミネータの間に挾まれたアングル・ブラケットは、文字コードと見なされるので、注意すること。

h, TITLE

書式 TITLE ABC √

意味 文字列ABCを、ソース・プログラムのタイトルとする。

条件 文字列の長さは、10文字迄で、これを越える分は無視される。 タイトルは、リスト類の打出しの際にのみ有効であり、ファイル名とは無関 係である。

4. アセンブル出力

アセンブル出力は、先述したように、4種の形がある。

この内、アセンブル・リストは、ソースに種々の情報が付加されたものであり、プログラムの確認、修正、改良を容易にするのに役立つ。

4.1 リストの内容

リストの先頭には、リアルタイム・クロックが装備されていれば、年月日の付されたメッセージが出される。

タイトル行は、パス1で、行全部が打ち出されるが、タイトル文は、文字・数字の初めの10 文字のみが有効である。

エラーのある行については、後述する。

ステートメント番号は、すべてのソース行について付される。但し、アセンブラによって、余 分に作成される行については、付されない。

ロケーション(アドレス)は、'0000'~ 'FFFF' で表わされる。

`FFFF' を越えて、マシン・コードを発生させねばならない場合、アセンブラは、エラーを出す。

マシン・コードは、1行内に最大4バイト(8コード)出し、それを越える分については、次行に出す。

EQU命令のオペランドに対応する値は、マシン・コードのコラムに出されるが、実際のマシン・コードは出力しない。

エラーのある命令行において、できる限りのコードが作成され、作成し得ない箇所のみ、NOP (00)コードが出される。

4.2 エラー・コード

エラーのある行の先頭に、1及至2文字のコードが出される。

エラー・コードは、次の9種で、他にコーション・コード1種がある。

a、コードB ; バッド・キャラクタ

不適当なキャラクタを使用している。

b、コードF ;フォーマット・エラー 書式が、正しくない。

c、コードJ ; ジャンプ・エラー 相対ジャンプで、ジャンプ先が遠過ぎる。

e、コードL ; ラベル・エラー ラベルが、不適当である。

f、コードM ; マルチ・ラベル・エラー 同一名のラベルが、複数個ある。

g、コードP ; フェーズ・エラー ラベルの値が、パス毎に異なっている。

i 、コードU ; アン・デファイン・エラー 未定義のラベルを参照した。

j、コードV ; オーバー・エラー 値が、許される範囲を越えた。

コーション・コードとして、次のものがある。

k、コード! ; コーション ラベルの文字数が、6 文字を越えた。 許されるが、7 文字以降は無視されるので、注意すること。

5. 操 作

クロス・アセンブラは、通常リロケータブル・バイナリの形で、提供されるので、これを実行させる為には、セーブ・ファイルにしておかねばならない。

紙テープで提供された場合のロード、及び実行について述べる。

- 1. テープを、リーダにセットする。
- コンソールから、次のようにキー・インする。
 RLDR山Z80A/S山\$PTR/
- 3. CLIから、'R' が打ち出された時点から実行可能となる。

5.1 アセンブル・コマンド

ソースをアセンブルする為に、次のような形式で、コンソールから、コマンドをキー・インする。

アセンブラ名を、変更(RENAME)してはいけない。

グローバル・スイッチ

/A ;シンボル(ラベル)・テーブル、及びクロス・リファレンス・リストのラベル配列 を、アルファベット(ABC)順にする。

このスイッチを付けなければ、ラベル配列は、出現順となる。

/N ;シンボル・テーブルを、リスティングしない。
このスイッチがなければ、アセンブル・リストを要求した時、自動的にシンボル・テーブルが付加される。

入力ソース名は、アセンブルしたいソースのファイル名である。このファイル名には、スイッチを付加してはいけない。

出力ファイルは、適当なディスク・ファイル名、または出力デバィス名である。

例) ABC、\$LPT、\$PTP

このファイル名は、入出力デバイスでなければ、入力ファイル名と同一名でもよい。その場合、 出力ファイル名は、入力ファイル名に、拡張子が付された名となる。 拡張子は、ローカル・スイッチの指定により異なる。

ローカル・スイッチ

- /L ; Cのファイルに、アセンブル・リストを出力する。 ディスク・ファイルの場合には、Cのファイル名に、拡張子 $^{\prime}$. L S' が付加される。
- /X ; Cのファイルに、クロス・リファレンス・リストを出力する。 $\ddot{r}_1 \times 2 \wedge . \nabla r_2 \wedge r_3 \wedge r_4 \wedge r_5 \wedge r_5 \wedge r_6 \wedge$

出力ファイルには、必ずいずれかのローカル・スイッチを付す必要がある。

出力ファイルが、指定されなくても、アセンブルを行い、エラー箇所のみ、コンソールに打ち 出させることができる。

5.2 アセンブルの実行

DOSのCLI下で、先述のコマンドを、コンソールからキーインする。

例 1) ディスク・ファイル 'ABC' の、アセンブルのみ行わせる。(エラーの有無を調べたい場合)

Z 8 0 A L A B C /

例 2) ディスク・ファイル 'ABC' を、アセンブルし、ライン・プリンタに、リストを 出力させる。

Z80ALABCL\$LPT/L/

- 例3) 紙テープ・ソースを、アセンブルし、紙テープのオブジェクトを、出力させる。 Z 8 0 A □ \$ P T R □ \$ P T P / B ↓
- 例4) ディスク・ファイル 'ABC' を、アセンブルし、ライン・プリンタにリストを、 ディスクヘクロス・リファレンス・リストと、オブジェクトを出力させる。 シンボル・テーブルは、付加しない。

Z 8 0 A/N L A B C L A B C/X/B L \$ L P T/L \(\)

 $(\ddot{r}_1 \times Z \cdot D \cdot D_1 \wedge D \times A \times B \times C \cdot X \times R$ が、作成される。)

同じローカル・スイッチを、異なるファイルに付した場合、先に付加されたファイルのみが、 有効となる。

a、アセンブルの中止、中断

コマンドが、正しくキー・インされなかった場合、「?」を打ち出して、CLIに戻る。 入出力に関する制御などは、DOSのシステム・コールを利用しているので、人出力異常 時には、DOSがメッセージを出す。

オペレータの意志で、アセンブルを中断させる場合、通常は、次のような操作で行う。

* CTRLキーとAキーを同時に押す。

これによって、アセンブルは中止され、CLIに戻る。

この時、スイッチ ${}^{'}$ \mathbf{X}' で、クロス・リファレンス・リストが要求されている場合、次の ディスク・ファイルが、作成されたままになることがある。

XRTMP

残しておいても、差支えはないが、消去しておくとよい。

DELETE LXRTMP/

アセンブルの途中で、 ラベル数が規定値を越えると、 次のメッセージを打ち出して、アセンブルを中止し、CLIに戻る。

'!! LABEL SAVING AREA OVER-FLOWED!!' b、アセンブルの終了

アセンブル・コマンドで指定された項目が、すべて遂行された時点で、アセンブルが終了し、CLIに制御が戻る。

Z-80 **9** テキストエディタマニュアル

1.	概 要	1
2.	エディトバッファ	1
3.	文字の使用	1
4.	テキストエディタの動作の開始、終了	2
5.	入 出 力	2
6.	コマンドの説明	3
7.	エラー時等の処理	1 5
8.	キー入力の特別の意味	1 6
添	付 表	1 8
	エディタコマンド一覧表	1 8

SM-B-80D テキストエディタ EDIT

1. 概 要

SM-B-80 Dテキストエディタは、SM-B-80 Dモニタ(LH-8S03)と共に用い、ASCIII-Fの文字列を作成、修正、編集することができる。

このテキストエディタを用いれば様々な文字列を作成でき、特にマイクロコンピューター等でのアセンブラソースの作成、及びアセンブルした後でのデバッグの為の修正に適している。 ソース紙テープ、あるいは、キーボードによってソースを入力し、ソースの文字の削除、追加、変更等が、文字単位あるいは行単位で簡単に行なえ、出力として、ソース紙テープを新しくパンチすることができる。

2. エディトパッファ

- 1) エディトバッファ ソースプログラムのメモリ領域とキーボードよりの入力のメモリ領域として使用される。ソースのメモリ領域とキーボードよりの入力のメモリ領域は共存しており、その占有する割合は可変となっている。エディトバッファは、常に有効な活用を行なっている。
- 2) バッファポインタ ソースプログラムの文字列を扱っていく場合、1文字を1単位として処理を行なう。その場合に、扱っている文字の位置を示す必要があり、それをバッファポインタとして以下で述べるコマンドの実行の基準となる。エディタバッファ内でバッファポインタはソースプログラムのいかなる文字に動かすことも可能である。

3. 文字の使用

- 1) <u>CR(Carrige Return)</u> エディタバッファ内に於ては、CRが行の終りとしての意味をもち、CRごとに行単位が構成される。エディタの制御の中では、CRは常にLF(Line Feed)の機能を合せて行なう。(CRがキーボード入力されると、CRとLFが一緒に印字される。)
- 3) TAB(Tab) テキストエディタは、TABキーあるいはOTRL/IキーによってTAB文字が入力される。これは、バッファ内では、OTRL/Iキーによってするが、印字さ

れる時には、水平TABとして、8文字毎に文字をそろえる役目をもつ。

- 4) EOT(End of Tape) 紙テープの終了という意味をもつ。
- 5) FF(Form Feed) 紙テープの一つの単位を示す。従ってFFあるいはEOTによって紙テープ入力は停止する。又、この2つのコードは、バッファ内には入力されないで、読みとばされる。

4. テキストエディタの動作の開始、終了

1) エディタ動作の開始

以下のキーボード入力によってエディタの実行が始まる。

*E;G √ *は、モニターのコマンド待ちの状態を示す。

↓は、CRを示す。(PROMバージョンの場合、.ED; G ↓)

この入力に対してエディタは、実行の開始を示すために以下の文を印字する。

↓ EDITロVx.y↓ x.yは、エディタの仕様に対応する。

*は、エディタ動作での、キーボードでのコマンド入力の準備完了及び、前のコマンドの実行終了を示す。従って**が印字されたら、コマンドを入力していくことができる。

2) エディタコマンドの入力

エディタコマンドはキーボードで入力する。そしてコマンド文は一部を除いてESCキーによって区切られ、ESCキー2回続けてうつことにより、コマンドは実行される。尚ESCキーに対して、'\$' が印字される。そして、コマンドが実行され終了したことに対して'*' が印字され、新しいコマンドを待つ。

3) エディタ動作の終了

エディタは、以下の2つのコマンドのどちらかでその動作を終了する。

*H \$ \$ モニターへ制御をうつす

*X\$\$ アセンブラに制御をうつす。(アセンブラについては、別資料参照)

5. 入 出 力

1) 入 力 ソースの入力には、次の2種類がある。

a、テープ入力 Aコマンド

紙テープからテープリーダーによってエディトバッファに直接入力される。入力の終了

は、FFあるいはEOTによって判別される。従って、紙テープ入力の場合最後には常に FFかEOTが必要である。

b、キーボード入力 Iコマンド

I コマンドによってキーボードからの入力が行なわれる。エディタバッファへはI以下の文字が入力される。

- 2) 出 力 出力にはソースの内容を印字する方法と、紙テープ出力を行なう方法がある。
 - a、テープ出力 E、O、P、Yコマンド

ソースの内容をASCIIコードによってパンチする。パリティは、偶数である。

b、タイプ出力 T、Wコマンド ソースの内容を印字する。

6. コマンドの説明

SM-B-80 Dのテキストエディタのコマンドは、すべてアルファベット1文字から成立っており、そのうちいくつかには数字あるいは負記号が添えられる。

以下に述べるコマンドの説明において、まずエディタバッファ内には、下の様なプログラム が格納されているとする。又、 '\$' はESCキーのエコーバックである。

*** EXAMPLE ; (TAB) XOR(TAB) A (TAB) B, 50) (TAB) L D(TAB) L D (TAB) (TAB) HL, BUFFER MOV: (TAB) LD(TAB) (HL), A2 HL (TAB) I N C (TAB) (TAB) DEC(TAB) $\mathbf{B} \mathbf{D}$ (TAB) J P (TAB) NZ, MOV) (TAB) END

注: JはCR(0DH)を示す。

TABはTABコード(09H)を示す。

▽はバッファポインタ(BP)を示す。

1) A (Append)

Form A \$

このコマンドで紙テープ入力を指定し、テープ入力をする。読みこまれた入力はバッ

内の既入力の末尾からバッファに書きてまれていく。紙テープの終了は、紙テープにパンチされたEOTコードあるいはFFコードによって行なわれる。EOTとFFコードは、バッファ内には書きてまれないが、そのどちらかのコードで終了したかは保存されている。又、NULL(0H)、DEL(7FH) は読みとばされる。

〈例〉

現在下の様な位置に BP (バッファポインタ)があるとする。

この時、下の様な紙テープをセットして、Aコマンドをキーボード入力してやる。 紙テープの内容


キーボード入力の内容

A ESC ESC

タイプされる内容

以上の操作により、テキストエディタは紙テープの読み込みに入りEOTコードを読んだ個所で紙テープ入力は終了する。

Aコマンド終了後バッファには、次の様に入力されている。又、バッファポインタ(BP)は、位置を変更していない。



2) B (Begin)

Form B \$, n B \$ $0 \le n \le 6.5.3.5$

このコマンドは、 $^{'}$ B $^{8'}$ でバッファポインタをソースプログラムの先頭へ位置させるものである。又、 $^{'}$ n $^{8'}$ は、先頭より数えて $_{n}$ 行目の先頭へバッファポインタを位置させるコマンドである。

〈例〉

現在、下の様にバッファポインタがあるとする。

; (TAB) *** EXAMPLE ***↓

 $\begin{array}{cccc} \text{(TAB)} & \text{X O R (TAB)} & \text{A } \downarrow \\ & & & & \\ \text{(TAB)} & \text{L D (TAB)} & \text{A } , 5 \text{ 0 } \downarrow \end{array}$

この時、下の様にコマンドを入力する。

(*)B\$\$

バッファポインタは①の位置にある。

 \forall ; TAB *** EXAMPLE **** \(\sqrt{AB} \)

TAB XOR TAB A \(\sqrt{A} \)

TAB L D(TAB A , 50 \(\sqrt{A} \)

Variable L D(TAB HL , BUFFER

次に、下のコマンドを入力すると、バッファポインタは②の位置にくる。

[*] 4 B \$ \$

- cf.1. B \$ と 0 B \$ と 1 B \$ は、同じ命令を意味している。
 - 2. Bコマンドの次の \$ (ESC +)は、省略して続けて新たにコマンドを入力することも可能である。下の例は同じ命令である。

〈例〉

[*] B \$ A \$ \$

(*)BA\$\$

3) C (Change)

Form C strings 1 \$ strings 2 \$

文字列 strings 1 を文字列 strings 2 に変更する。変更するのは、バッファポインタより後のプログラムで、最も近い指定された文字列である。コマンドの実行後、バッファポインタは変更した文字列の次となる。 strings 2 がない場合は、 strings 1 を削除する。

〈例〉

現在下の様なプログラムの位置にバッファポインタがあるとする。

L D (TAB)

HL, BUFFER)

MOV: (TAB)

L D (TAB)

(HL), A)

次のコマンドを入力する。

(*) CBUFFER\$SPACE\$\$

結果は下の様になる

(TAB)

LD (TAB)

HL, SPACE)

MOV: (TAB)

LD (TAB)

(HL), A

次に下のコマンドを入力する

(*) CMO\$\$

結果は下の様になる。

(TAB)

L D (TAB)

HL, SPACE

V: (TAB)

L D (TAB)

(HL), A &

4) D (Delete)

Form D\$, nD\$ $0 \le n \le 65535$

文字を現在のバッファポインタからn文字削除する。D\$と1D\$は同じである。

〈例〉

V: (TAB) LD(TAB) (HL), A,

(TAB)

INC(TAB) HL

上の状態で次のコマンドを入力する。

(*) 3 D \$ \$

次の様になる。

L D(TAB)

(HL), A2

(TAB)

INC(TAB)

HLZ

5) E (End)

Form E \$

エディタバッファ内の内容を最初からすべてパンチする。そして、入力においてAコマンドが実行されていて、かつその終了状態が、エディタバッファのフル(Buffer full)だった場合、テキストエディタは、紙テープを読みそれを複写していき、EOTあるいはFFを複写して終了する。その後256個の空白(Null)をパンチする。

この動作終了後、バッファ内の内容は初期化される。

6) F (Feed)

Form F \$

2 5 6 個の空白をパンチするコマンドである。これによって紙テープのリーダーやトレー ラーを作成することができる。

〈例〉

エディタの編集終了で最初に 5 1 2 個の空白 (Null) を入れて、エディタバッファの内容をすべてパンチし、エディタ動作を終了したい場合、下の様にコマンドを入力する。

(*) F \$ F \$ E \$ \$

7) G (Gain)


Form G\$

エディトバッファ領域の上限を指定するコマンドである。このコマンドにより、RAMの 増設等によるエディトバッファ領域の変更が可能となる。この変更は、制御がモニターに戻 るまで有効である。

又、このコマンドは、アセンブラとの共通コマンドとなっており、エディタとアセンブラ でのみ制御されている場合には、どちらか一方で指定するだけで十分である。

〈例〉

(*) G \$ \$ (2)



8) H (Home)

Form H\$

テキストエディタの動作が終了し、制御をモニターへうつす。

このコマンドによって下の様に印字されモニター動作が始まる。

〈例〉

(1)

[SM-B-80D V1.1] ← モニタ動作による印字

9) I (Insert)

Form I strings \$

このコマンドはIに続く文字列 strings をエデットバッファ内のソースプログラムに挿入 するものである。挿入する位置は現在のバッファポインタの示す個所である。このコマンド の終了後、バッファポインタは挿入文字列の次に位置する。

〈例〉



以上の様な状態の時、次のようなIコマンドを入力するとその結果は下の様になる。

(*) I 48H /

HL, BUFFER 次にエディタバッファの最初にIコマンドで文字列を挿入するコマンドは次の様になる。

(*) B \$ I (TAB) * * START * * Z

\$ \$

(TAB)

これによって次の様に変更される

L D(TAB)

cf.Iコマンド入力の場合、FF(0CH)、EOT(04H)、NULL(0H)、DEL (7FH)、ESC(1BH)、LF(9H)は、バッファ内には挿入されることはない。 エディタ動作では、上記のFF、EOT、NULL、LFがキー入力されても読みとばされる。


10) K (Kill)

Form K\$, nK\$

 $0 \le n \le 65535$

バッファポインタからn行文字列を削除する。K\$と1K\$は同じである。


〈例〉



以上の状態の時、次のコマンドを入力する。

(*) 2 K \$ \$

その結果は次の様になる。




11) L (Line)


Form L \\$, n L \\$ $-65535 \le n \le 65535$

バッファポインタを現在の位置から、n行目の先頭に移動する。

L \$ 、 0 L \$ 、 - 0 L \$ は、バッファポインタ を現在の行の先頭に移動するコマンドとなる。 - L \$ と - 1 L \$ は同じコマンドである。



以上の様な状態であるとする。そして次のコマンドを入力するとバッファポインタは、次 の様になる。



cf. コマンドが連続する時には、ESCキ-(\$)を省略することができる。

12) M (More)

Form M \$, n M \$ $-65535 \le n \le 65535$

く例>

上のLコマンドの③にバッファポインタが位置する場合、次の様なコマンドを入力する。

〈結果〉

cf. コマンド連続する時は、ESCキー (\$) を省略することもできる。又、CR、TABは 1 文字として数えられる。

13) N (Next)

Form N \$

エディトバッファ内をすべてパンチして出力し、バッファ内の内容を空にする。続いて紙

テープを読み込みエディトベーファに入力する。テープ入力は、FFコード(0CH)、EOTコード(04H)で終了する。バッファポインタは、エディトバッファの先頭に位置する。

14) O (Out)

Form O\$

256個の空白を紙テープにパンチする。続いてエディトバッファ内の内容を最初からパンチし、それが終了後EOTコード(04H)をパンチする。続いて256個の空白をパンチする。


このコマンドでは、エディタバッファの内容及びバッファポインタは変化しない。 通常、このコマンドで紙テープの作成をすれば非常に有効である。

15) P (Punch)

Form P \$, n P \$ $0 \le n \le 65535$

現行のバッファポインタよりn行文字列をパンチする。この場合、CRはCRとLFをあ わせてパンチされ、又TABは09Hとパンチされる。


Pだけでのコマンド(P \$)は、バッファポインタをそのままで、エディタバッファ内の 内容を始めからパンチするコマンドとなる。



以上の時、下の様なコマンドを入力する。

(*) F \$ 3 P \$ \$

〈結果〉





16) Q (Quit)

Form Q\$

エディトバッファの内容をすべて空にして、初期状態にもどすコマンドである。このコマンドの後に他のコマンドを続けて入力しても実行されない。

17) R (Rest)

Form R\$

エディタ動作で現在使っていないエディトバッファ領域の大きさを示すコマンドである。 このコマンドが入力されると次の様に出力される。

FREE CORE: 8000BYTES/


これによって、8,000文字分文字列を挿入することができることがわかる。

18) S (Search)

Form S strings \$

文字列 strings を現在のバッファポインタより捜していくコマンドである。バッファポインタは、捜した strings の次に位置する。

(例)



上の状態の時、次の様なコマンドを入力する。

(*) SLD\$\$

バッファポインタの位置は次の様になる。



もし、捜す文字列が見つからない場合は、サーチエラーシンボルが タイプ される。この 場合、バッファポインタは移動しない。

〈例〉


(*) SABC\$\$

19) T (Type)

Form T \$, n T \$ $0 \le n \le 6 5 5 3 5$

現在のバッファポインタより n 行タイプする。T\$と1T\$は同じコマンドである。バッ ファポインタは移動しない。

〈例〉




次のコマンドを入力する。


(*) 2 T \$ \$ ———

(*) 1 L \$ T \$ \$ -----2

〈結果1〉



〈結果2〉



このコマンドではESCキー(1BH) '\$' は省略することもできる。次の2つのコマ ンドは同じである。

(*) 5 T \$ 3 L \$ \$

(*) 5 T 3 L \$ \$

20) U (Unit)

Form U\$

ASCIIコードのOCH (Form Feed)を紙テープにパンチする。

〈例〉

(*) 1 P \$ U \$ 1 L \$ 1 P \$ \$



U\$(これによって区切りをつけることができる。)

21) V (Volume)

Form V \$

ASCIIコードの04H(EOT; End of Text)を紙テープにパンチする。

22) W (Write)

Form W\$

エディトバッファの内容をすべて最初からタイプする。この場合、バッファポインタの位置は移動しない。

23) X (Cross)

Form X \$

制御をアセンブラに移す。この時、エディトバッファの内容は現状のままである。(エディタ単独の場合はこのコマンドは使用出来ない。)

24) Y (Yield)

Form Y \$

256個の空白を紙テープにパンチする。続いてエディトバッファの内容を最初からパンチし、それが終了後FFコード(0CH)をパンチし、その次にEOTコード(04H)をパンチする。そして、256個の空白をパンチする。

このコマンドでは、エディトバッファの内容およびバッファポインタは変化しない。 サブルーチン等の紙テープパンチにこのコマンドを用いれば非常に有効である。

25) Z

Form Z \$, n Z \$

バッファポインタをソースプログラムの最後に移動させる。また、 $^{'}$ n \mathbb{Z} \mathbb{S}' は、バッファポインタをソースプログラムの最後から数えて \mathbb{N} \mathbb{N}

Z\$と0Z\$は同じ命令である。また、nZ\$はZ\$-nL\$と同じコマンドである。

7. エラー時等の処理

1) Aコマンド実行中にエディトバッファがいっぱいになった時

紙テープの読み込みを中止し、次のコメントをタイプしコマンド待ちの状態となる。

(*) A \$ \$

BUFFER FULL!

[*]

ての後、キーボードからコマンドを16文字まで入力できる。

2) キーボードからの入力の時、エディトバッファがいっぱいになった時

バッファがいっぱいであるコメントをタイプし、さらに、入力していったコマンドの末尾より16文字を削除し、その2行前よりコマンドをタイプしていく。従って、この後続けてキーボード入力をすればよい。

〈例〉

(*) I; INITIAL CONDITION ≥

; A = 0 , B = 0 , C = 1 , D = 3

; PROGAM START

ABC: LD └──── ここでバッファがいっぱいになる。

BUFFER FULL!

; A=0 , B=0 , C=1 , D=3

; PROG

以上の様にタイプする。この状態は、キーボード入力で入力されてきたと考えてよい。従って、この状態に続けてコマンドを適当に入力する。あるいは、入力したコマンドを削除することができる。

バッファが一杯でコマンドが入力できない状態の時、コマンドを入力中に、バッファが一杯となるたびに、コマンドを1文字ずつ多く入力できるようになる。但し、これはコマンド

が 4 文字になるとこの作業は終了する。この時、バッファの最後の文字から 1 文字ずつ削除 される。

3) コマンド文エラーの時

\$ \$でコマンドが終了し、その入力方法にエラーがあった場合には、次の様に??を先頭後にエラーコマンドをタイプする。

〈例〉

(*) DABC\$\$

??DABC — DABCというコマンドがわからない。

また、エラーの文字列が16文字列以上の時は、先頭から16文字のみタイプする。そして、次の様に訊ねてくる。

INSERT? (Y:YES)

この時もしIコマンドのつもりで、最初にIを入力することを忘れた場合なら、キーボードの 'Y'を入力する。そうすれば、そのエラーコマンドはIコマンドと同じ様に動作する。また、他のエラーの場合は、その他のキー入力を行なえば、コマンドは削除され新らたにコマンド待ちの状態になる。

4) 文字列の見つからない時

Sコマンド又はCコマンドで指定された文字列が見つからない時、次の様に!! を先頭にタイプして見つからない文字列をタイプする。

〈例〉

(*) SABC\$\$

! IABC

(*) CABC SDEF S S

! ! ABC \$ DEF

この場合、バッファポインタは前の位置から移動しない。

また、文字列が16文字をこえてしかもそれがみつからない時には、コマンド文エラーと同じ様に $^{'}$ INSERT? $^{'}$ と訊ねてくる。この時、Yをキー入力すれば、S或はCから文字列は挿入される。

8. キー入力の意味

1) $DEL \pm - (=RUB OUT \pm -)$

前に印字した文字を1文字削除する。そして、削除された文字は '\' によってはさまれる。

〈例〉

1回目のDELキー 2回目のDELキー (*) I; ** APPLY YL END ** DELした代り入力する文字

上の様に入力した時には、エディトバッファ内には次の様になる。

; ** APPEND **↓

つまり、 'LY' を削除している。

2) CR+-

てのキーを入力することによって、CRとLFが同時に印字される。

- 3) <u>LF+-</u>
- このキーは無視される。
- 4) <u>ESCキー</u> このキーの入力に対し、 `\$' 文字が印字される。
- 5) TABキー(Control Iキー)8 文字単位で文字をそろえる役目をもつ。
- 6) Control Xキー入力しているコマンドを一行削除する。
- 7) Control **Z**キー 入力しているコマンドをすべて削除し、コマンド待ちの状態となる。
- 8) Control C+-コマンドの実行を中断し、新しくコマンド待ちの状態となる。 但してのコマンドは、パンチ或はタイプの時にのみ有効である。
- 9) その他コントロールキー

コントロールキーを押して入力したことを示すために、 `↑' が印字され次にコントロールキーを押さない状態での文字が印字される。

(例)

↑A コントロールAキー ↑B コントロールBキー

Control Cキーを入力した場合、コマンドが中断されると次の様に印字する。

TAB L D TAB A,

CANCEL!

* ← コマンド待ち

40	7 + T	y 17:			負も可を示す。)
No.	入 力 刑		名称	説	明
1	Α	\$	Append	紙テープ入力を、エディトバッフ	ァの既入力の末尾から行なう。
2	B n B	\$ (\$)	Begin	バッファポインタを先頭よりn行	目の先頭へ移動させる。
3	C strings		Change	strings 1をstrings 2に変更	·する。
4	D n D	\$\$	Delete	現在のバッファポインタからn字	削除する。
5	Е	\$	End	エディトバッファ内をすべてパン	チし、バッファの内容を初期化する
6	F	\$	Feed	256個のNULLをパンチする	0
7	G	\$	Gain	エディトバッファ領域の上限を指	定する。
8	Н	\$	Home	制御モニターに移す。	()
9	I strin	gs \$	Insert	stringsを現在のエディトバッ	ファに挿入する。
10	K n K	\$\$	Kill	現在のバッファポインタからn行	前除する。
11	L (–)n L	(\$) (\$)	Line	バッファポインタを現在の行の先 バッファポインタを現在の位置よ	頭に移す。 り n 行移動させる。
12	M (–) n M	(\$) (\$)	More	バッファポインタを現在の位置よ	りn文字移動させる。
13	N	\$	Next	エディトバッファの内容をすべて	パンチし、次の紙テープ入力を行う
14	0	\$	Out	F8P8V8F8のコマンドを行	iなう。
15	P n P	\$\$	Punch	エディトバッファの内容をすべて 現在のエディトバッファからn行	パンチする。 パンチする。
16	Q	\$	Quit	エディトバッファを初期化する。	
17	R	\$	Rest	エディトバッファの未使用の領域	を表示する。
18	Sstrin	gs \$	Search	strings を現在のバッファポイ	ンタより捜していく。
19	T n T	(\$) (\$)	Туре	現在のエディトバッファよりn行	デタイプする。
20	U	\$	Unit	ASCII=-FOFF(0CH	[)をパンチする。
21	V	\$	Volume	ASCII=-FOEOT(04	H)をパンチする。
22	W	\$	Write	エディトバッファの内容をすべて	タイプする。
23	X	\$	Cross	アセンブラに制御を移す。	
24	Y	\$	Yield	F \$ P \$ U \$ V \$ F \$ のコマント	を行なう。
-	Z	(\$) (\$)		バッファポインタを既入力の最後	に移動させる。

Z-80 **TO**アセンブラマニュアル

1.	序 …	`	1
2.	ローラ	ディング	1
3.	メモリ	Jマップ	1
4.	起	動	1
5.	ハーコ	ヾウェアの構成	2
6.	各モミ	シュール	2
7.	アセン	ノブリ語	2
	7. 1	ステートメント	2
	7. 2	分 離 子	2
	7. 3	ラ ベ ル	3
	7. 4	オペコード	3
	7. 5	擬似命令	3
	7. 6	アセンブリ命令	4
	7. 7	オペランド	4
	7. 8	コメント	6
	7. 9	オブジェクト	6
	7. 10	アセンブルリスト	6
8.	操作	方 法	7
	8. 1	オプション	7
	8. 2	通常のオペレーション	9
	8. 3	ワンパスモード	1 0
	8. 4	インコアモード	1 0
9.	エラー	・メッセージ表	11

SM-B-80D アセンブラ ASMB


1. 序

ASMBは、ワンボードのマイクロコンピュータ開発システムSM-B-80 Dのもとで動作する紙テープベースの Z 8 0 レジデントアセンブラである。

2. ローディング

ASMBはEDITとともに一本の紙テープで供給される。この紙テープのローティングにはSM-B-B0Dのモニタコマンド ' L ' を用いて行なわれる。

3. メモリマップ



ASMBとEDITは100H~1900Hにロードされる。

メモリの $1900H\sim 3$ F F F H は A S M B はシンボルテーブルとして E D I T はエディットバッファとして用いる。

4. 起動

ASMBとEDITの起動にSM-B-80Dのモニタコマンド 'G'を用いて行なわれる。

SM-B-80 D V1.1

*A;G

ASMB V1.1

OPTION:

SM - B - 80D V 1 . 1

*E; G

EDIT V1.1

*

5. ハードウェアの構成

ASMBとEDITは次のハードウェアを必要とする。

- o コンソールタイプライタ
- RAM 16Kバイト以上
- o SM-B-80 Dボード
- o SM-B-80 Dモニタ

6. 各モジュール

6.1 ソースモジュール

ソースモジュールとは、FFにより分割され最後にEOTで終るユーザーのソースプログラムである。

6.2 オブジェクトモジュール

オブジェクトモジュールとは、アセンブラによって出力されるインテル標準へキサデシマルフォーマットの紙テープである。

- 7. アセンブリ言語
- 7.1 ステートメント

ステートメントとはCRで終る72カラム以内のデスキー文字で、73カラム以上は無視される。

また、LF、FF、EOT、CR、DELを除くコントロールキャラクタは許されない。

7.2 分離子

ステートメントの各要素、ラベル、オペコード、オペランドおよびコメントは分離子によって分割される。

ラベルとオペコードは !: !、スペース、HTのいずれかによってオペコードとオペランドはスペースまたはHTによってオペコードとコメント、オペランドとコメントは!: !に

よって分割される。

7.3 ラベル

ラベルは1文字以上の英数字より構成される。ただし、7文字以上の場合は最初の6文字を有効とみなす。また最初の文字は数字であってはならない。ラベルは1カラムより始めるか':'で区切らなければならない。':'で区切ることにより一つのステートメントにいくつものラベルをつけることができる。

例

LAB

ABC:

DEF:

L 1 2 3

A: B: C:

7.4 オペコード

オペコードは、プログラミングマニュアル参照。

- 7.5 擬似命令
 - ORG nn originロケーションカウンタをnnにセットする。

ORG 1000H

o ラベル: EQU nn equate ラベルの値をnnにセットする。

ABC: EQU 1234H

o DEFM taaa t < b, b > define message

ASCIIの文字列aaa……を定義する。

tは';'、CR以外のキャラクターで文字列を示す分離子である。また'く'、

' 〉 ' で囲むことによりバイト定数を定義することができる。

DEFM 'HELLO' (ODH, OAH)

 $DEFM \langle CR, LF \rangle / SM-B-80D /$

 $\circ \quad \ \ \, D \; E \; F \; B \qquad \quad n_{\blacktriangleright} \; \; n \; \cdots \cdots \qquad \qquad define \; \; by \, te$

バイト定数nを定義する。

DEFB 1, 0AH, 10011B

DEFB 'A', 37Q

o DEFW nn, nn, …… define word ワード定数 nn を定義する。

DEFW ABC, 1234H, LABEL-3

DEFS nn define storagennバイトのエリアを定義する。

DEFS 10H

DEFS NBYTE

7.6 アセンブリ命令

o TITLE s title

各ページの先頭にタイトルをリスティングする。

sはスペース以外の文字で始まる16文字以内の文字列

TITLE TEST PROGRAM

TEST PROGRAM Z80 ASSEMBLER V1.1 PAGE 1

- LIST listing onリスティングを開始する。
- o NLIST listing off リスティングを中止する。
- PAGE pageページをかえる。
- END endソースプログラムの終了を示す。

7.7 オペランド

0 レジスタ

A、B、C、D、E、H、L、AF、BC、DE、HL、SP、IX、IY、AF 'ただし表現式内の上記のシンボルはラベルとみなされる。

LD A, B Bレジスタの内容をAレジスタへロードする。

LD A, B+0 ラベルBの値をAレジスタへロードする。

○ レジスタ間接

(HL), (BC), (DE), (SP), (IX+d), (IY+d), (IX), (IY), (C)

○ イミディエイト定数

nn

LD HL, 1234H HLレジスタへ16進数1234をロードする。

o エクステンド

(nn)

LD A, (1234H) Aレジスタへメモリの1234H番地の内容を ロードする。

nn およびd は次に述べる表現式で表わされる16ビット定数である。ただしd の値は-128より+127までしかとりえず、1バイトイミディエイトオペランドの場合は下位バイトのみ有効とする。

7.7.1 表 現 式

表現式は次に示す項と演算子より構成され演算は左より順に行なわれる。

。 項

\$ 現在のロケーションカウンタ

ラベル 7.3ラベル参照

定数

10進数 最後に 'D'をつける。無指定の場合も10進数とみなされる。

1 2 3 1 2 3 D

2 進数 0 と 1 で表わし最後に 'B'をつける。

1 0 1 1 0 0 B 1 0 0 0 B

8 進数 最後に 'O'または 'Q'をつける。

1 0 7 O 1 2 3 Q

16進数 最後に 'H'をつける。ただし最初の数が 'A'~'F'の場合、その前に '0'をつけなければならない。

文 字

'A'(=41H)

。 演算子

演算子には次の6種がある。演算は符号なしの16ビットで行なわれ、演算時でのオーバーフロー アンダーフローは無視される。ただし零割りはエラーとなる。

- + 加算
- 減算
- * 乗算
- / 除算
- & 論理積
- / 論理和

1 + 2 * 2

- 1	(OFFFFH)
1 2 + 3 9	(51)
0 1 1 0 B & 1 0 0 1 0 B	(00010B)
0 1 1 0 B / 1 0 0 1 0 B	(11110B)
6 * 2	(12)
3 1 / 3	(10)
3/6	(0)

7.8 コメント

文字定数以外の';'以降はコメントとみなされアセンブルの対象外となる。

ABC: LD A, B ; LOAD ACC

; COMNTENT LINE

7.9 オブジェクト

オプジェクトのフォーマットはインテル標準 ヘキサデシマルフォーマットに準ずる。SM-B-80 Dモニタ参照。

(9)

7.10 アセンブルリスト

アセンブルリストはSM-B-80 DのSOチャンネルより出力される。フォーマットを次に示す。

EESSSSS AAAA OOOOOOOO statment

EE エラーメッセージ

SSSSS ステートメント番号

AAAA アドレス 16進

00000000 オブジェクトコード 16進

323 E389 0610 LD B, 10H

8. 操作方法

ラムを入力し、リスティング指定があればソースアウトプットチャンネルへ出力し、オブジェ クト指定があればオブジェクトアウトプットチャンネル(〇〇)へ出力する。したがってAS MB起動時にはこれらのチャンネルに適当なディバイスを割り当てなければならない。

SM-B-80 Dモニタ起動時には各チャンネルは次のように割り当てられている。

o SI

o TR

° SO

 \circ TT

° 00 ° TT

ASMBは、起動されると以下のメッセージをタイプアウトしてオプションの入力を待つ。

*A;G

ASMB V1.1

OPTION:

8.1 オプション

o Dオプション date

アセンブルリストの日付を設定する。

OPTION: D

DATE: 27-APL-77/

Dオプションを指定すると10文字以内の文字列をアセンブルリストの右隅に出力す ることができる。なお、文字列は何らチェックを受けないのでプログラマ名を入れる こともできる。11文字以上は無視される。

Z 8 0 ASSEMBLER V1.1 PAGE 1 27-APL-77

o Gオプション gain

シンボルテーブルの上限の確認、および変更を行なう。

OPTION: G

CORE LIMIT: 3FFF 新しい上限(16進) 現在の上限

16 Kバージョンでは通常上限は3 F F F となっている。また、この値はモニタより ASMBを起動するたびに3FFFにリセットされる。

○ Hオプション home

モニタへもどる。

OPTION:H 2

SM-B-80D V1.1,

*

Lオプション listingソースアウトプットチャンネルへアセンブルリストを出力する。

○ Oオプション object
オブジェクトアウトプットチャンネルへオブジェクトを出力する。オブジェクトのフォーマットはインテルへキサデシマルフォーマットに準ずる。

○ Qオプション quit

ASMBの初期化を行なう。

OPTION: Q /

ASMB V1.1

OPTION:

インコアモード(8.4参照)のリセットに用いる。

シンボルテーブルの上限は変化しない。

○ Sオプション symbol table

パス2の最後にシンボルテーブルをソースアウトプットチャンネルへ出力する。もし Lオプションが指定されていればアセンブルリストの後に出力される。

Z 8 0 ASSEMBLER V1.1 PAGE 1

SYMBOL TABLE

ABC 0000 DAGH 1234

○ Xオプション cross

エディタに制御をうつす。

OPTION: X &

EDIT V1.1

*

○ 1オプション one pass mode

ワンパスモードでアセンブルを行なう。

8.3参照

○ 2オプション pass two パス2のみ行なう。

8.2参照

8.2 通常のオペレーション

次にオペレーションの例を示す。

*A;G

ASMB V1.1

OPTION: L S.

PASS1 READY? ①

紙テープをセットし、任意のキーを打つ。もしソ - スプログラム中にFFがあればアセンブラはリ - ド動作をやめる。この時、コンソールには何も 出力されない。

次のモジュールをセットして任意のキーを打つこ とによりリード動作は再開される。

アセンブルリストを出力する。 ②

もう一度最初のモジュールより上記の操作を行な う。

シンボルテーブルを出力する。

ERRORS DETECTED: 0

FREE CORE: 16000 BYTES < 未使用のメモリ容量

OPTION: O 2)

<□ エラーの総数

PASS 2 READY?

オブジェクトを出力する。

ERRORS DETECTED: 0

FREE CORE: 16000 BYTES

OPTION:

※ オプションを何も指定しなかった場合、エラーのあるステートメントだけコンソールア ウトプットチャンネルに出力される。

8.3 ワンパスモード

通常アセンブルは、2パスで行なわれるが、すでに出現したラベルのみを参照するソース プログラムに対しては1パスで行なうことができる。

OPTION: 1 L/

PASS1 READY?



アセンブルリストを出力する。

ERRORS DETEOTED: 0

FREE CORE: 16000 BYTES

8.4 インコアモード

SM-B-80Dのアセンブラとエディタは一つのモジュールで構成されているため、エディタで作成または修正したソースプログラムを紙テープに出さずにメモリ内でアセンブルすることができる。また、アセンブルエラーがあればエディタにもどって(×オプション)、修正することもできる。

これによりまったく紙テープを介さずにアセンブルエラーを修正したソースプログラムおよ びオブジェクトプログラムを作成することができる。

*E; G

EDIT V1.1

*I

*X \$ \$

ASMB V1.1

OPTION: ¿

PASS1 COMPLETED

ERRORS DETECTED: 2

FREE CORE: 932 BYTES

OPTION:X

EDIT V1.1

*

- 9. エラーメッセージ表
 - B bad character error
 ソースプログラム内で許されていないキャラクタを入力した。
 その文字は無視される。
 - D dupulicate label refference error多種定義されたラベルを参照した。
 - E unfound END statement END文がない。
 - F format error フォーマットに誤りがある。
 - L label error ラベル内に英数字以外の文字が含まれていた。 最初の文字が英字でなかった。
 - M multiple deffinition error 同一ラベルが複数回定義された。
 - O opecode error 誤ったオペコードを入力した。
 - P phase error
 パス1とパス2でラベルの値が異なる。
 - Q questionable error オペランドの種類または組合せに誤りがある。
 - R range error許される範囲を超える値を入力した。例えば'JR'でのeの値が-126~+129を超えた場合。
 - S. syntax error 構文に誤りがある。
 - T symbal table overflow シンボルテーブルがオーバーフローした。処理は続行される。
 - U undefined label error未定義のラベルを参照した。

1.	は	シ め に	•••••						. 1
2.	п –	ディング	******	• • • • • • • • • • • • • • • • • • • •			• • • • • • • • • • • • • • • • • • • •	••••••	. 1
3.	メモ	リマップ	•••••	• • • • • • • • • • • • • • • • • • • •	•••••			••••••	. 1
4.	ハー	ドウェアの村	構成			•••••	•••••	••••••	. 1
5.	起	動	•••••						. 2
6.	各モ	ジュール						••••••	. 2
7.	アセン	ノブリ言語		• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	•••••			. 2
	1)	ステートメ	ント	•••••					. 2
	2)	分 離	子		•••••				. 2
	3)	ラ ベ	ル				• • • • • • • • • • • • • • • • • • • •	••••••	. 3
	4)	オペコ・	ード						. 3
	5)	擬似命	令		•••••	•••••			. 3
	6)	アセンブリ	命令				•••••	•••••	. 5
	7)	オペラ:	ンド	•••••			••••••	••••••	. 5
	8)	コメン	· ト	•••••				• • • • • • • • • • • • • • • • • • • •	6
	9)	マクロジャ	ンプ台	命令	•••••	•••••	• • • • • • • • • • • • • • • • • • • •	******	. 6
8.	アセン	/ブリリスト					• • • • • • • • • • • • • • • • • • • •	•••••	. 6
9.	操	作	•••••	• • • • • • • • • • • • • • • • • • • •	••••••		•••••	••••••	· 7
	1)	オプショ	ョン	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	••••••	7
	2)	通常のオペ	レーシ	ノョン ・	• • • • • • • • • • • • • • • • • • • •	• • • • • • • • • • • • • • • • • • • •	••••••	••••••	1 0
	3)	ワンパスモ	- F	•••••	• • • • • • • • • • • • • • • • • • • •			••••••	1 1
	4)	インコアモ	- F		• • • • • • • • • • • • • • • • • • • •		••••••	••••••	1 1
1 0.	エラ-	- メッセーシ	;表 …		• • • • • • • • • • • • • • • • • • • •	•••••	•••••	• • • • • • • • • • • • • • • • • • • •	1 2
1 1.	そ	の他							1.3


SM-4 DDZPUZZ XSM4

1. はじめに

クロスアセンブラX S M 4は、ワンボードマイクロコンピュータ開発システムS M - B - 80 Dのもとで動作する紙テープベースのワンチップマイクロコンピュータS M - 4用のクロスアセンブラである。

2. ローディング

3. メモリマップ



XSM4とEDITは、 $100\sim2200$ Hにロード される。

メモリの2200日~3FFFHはXSM4のシンボルテーブルとして、またEDITのエディトバッファとして用いる。

4. ハードウェアの構成

XSM4とEDITは次のハードウェアを必要とする。

- 1) コンソールタイプライタ
- 2) RAM 16K以上
- 3) SM-B-80D #- F
- 4) SM-B-80D モニタ

5. 起 動

X S M 4 & EDIT の起動は、SM-B-80 Dのモニタコマンドの $^{\triangledown}G$ $^{\triangledown}$ を用いて行なわれる。

SM-B-80D V1.1

A;G (PROMバージョンの場合 .AS;G) +-入力

XSM4 V1.1

OPTION:

S M B - 8 0 D V 1 . 1

(PROM バージョンの場合 . ED; G)キー入力

EDIT V1.1

*

6. 各モジュール

1) ソースモジュール

ソースモジュールとは、FFにより分割され最後はEOTで終るユーザーのソースプログラムである。

2) オブジェクトモジュール

オブジェクトモジュールとは、XSM4によって出力されるマシン語に直された紙テープであり、エミュレーター用のものと、PROMライター用のものがある。

7. アセンブリ言語

1) ステートメント

ステートメントとは、CRで終る72カラム以内のアスキー文字で73カラム以上は無視される。また、LF、FF、EOT、CR、DELを除くコントロールキャラクタは許されない。

2)分離子

ステートメントの各要素ラベル、オペコード、オペランド、及びコメントは分離子によっ

て分離される。

ラベルとオペコードは、 $^{\vee}$: $^{\vee}$ 、スペース、 $^{\vee}$ のいずれかによって、オペコードとオペランドは、スペースまたは $^{\vee}$ けてよって、コメントとは $^{\vee}$; $^{\vee}$ 、 $^{\vee}$! $^{\vee}$ によって分離される。

3) ラ ベ ル

ラベルは1文字以上の英数字より構成される。又、文字は6文字までとし、7文字以上の場合は最初の6文字を有効とみなす。

ラベルは 1 カラムより始まらなければならない、ラベルの終りは▼: ▼、スペース、HT のどれか或はその組合せによって区切られる。

く例>

* H TはHorizontal Tab (水平タブ)のこと。

LAB: ADD

LAC ADD

LAD: ADD

1 2 3 A D D

4) オペコード

別紙SM-4 Instruction Set 参照


5) 擬似命令

ORG mn

ORGP mn

ロケーションを設定する命令である。書式は、行頭にスペースあるいはHTを入れる。

〈例〉



なお、山はスペース又はHT、或はその組合せでもよい。

ORG、ORGPによるロケーション指定は、任意に行なえる。

ORGとORG Pの相違はステップを指定する下位2桁にあり、ORGは、通常の16進数で指定し、ORG Pはポリノミアルコードに従った16進数で指定することを意味する。

ORG、ORGPのロケーション指定は4桁以内で行なわれ、上位桁の0は省略できる。

〈例〉

0 Aページの2ステップ目(ロケーション0 A 3 0)を指定する。

 \cup ORG. \cup OAO2

 \cup O R G \cup A 0 2

 \square ORGP \square 0 A 3 0

 \cup ORGP \cup A30

SM-4 OROMページは 3 5ページであるが、ORG または、ORG Pでの指定は図1の通りである。

EQU (= D)

EQX(=)

ラベルの値を定義する命令であり、EQUと Dは同一意味を持っており、EQXと = は同一意味をもっている。

書式は、ラベルを行頭から書き次の様にかく。

〈例〉

ABC: EQX 13

CDE EQU 13

AK: = 1F

AC = D 24

EQUで示されるのは、10 進数であり、上例ではCDEが10 進数の13 即ち、16 進数のDをあらわすことになる。

又、EQXは16進数での値を示している。

この命令で与えられる数は、16進数のFFまでである。又、EQU命令の場合、使用出来る文字は、数字に限られ、ラベルの使用および加減算は許されない。EQX命令の場合には、ラベルおよび加減算の使用は許される。

DB(#)

バイト定数を定義する。(16進数で定義する。)

〈例〉

DB 34

2 F

5 4

34、2F、54を16進数でそのままマシンコードなる。この上限はFFである。

6) アセンブリ命令

TITLE

各ページの先頭にタイトルをリスティングする。

書式は次の様である。

〈例〉 TITLE TEST PROGRAM

TEST PROGRAM SM-4 ASSEMBLER.....

タイトルに使用できる文字は、スペース以外の文字で始まる16文字以内の文字列である。

LIST

リスティングを開始する。

NLIST

リスティングを禁止する。

PAGE

ページをかえる。

END

ソースプログラムの終了を示す。

7) オペランド

オペランドは少なくとも1個のスペースあるいはHTを前置して書かねばならない。

オペランドの先頭文字が $0\sim 9$ 、 $A\sim F$ の場合は、その数字、文字列は16進数とみなされる。従って、 $0\sim 9$ 、 $A\sim F$ で始まるラベルの場合は必ず''(ダブル $_2-$ ト)を付す必要がある。

オペランド内に書かれる記号は、下の様である。

**(ダブルクォート) 後続する文字、数字列をラベルとみなす。

+(プラス) 後続する文字、数字列を前置する値に加えて算出する。

- (マイナス) 後続する文字、数字列を前置する値から減じて算出する。

. (ポイント) 現在のアドレスをオペランドとする。

8) コメント

;(セミコロン)、!(感嘆符)以降はコメントとみなされる。行頭が▼米▼の場合、リスト作成時には24コラム目(ソースの先頭より7コラム目)におかれる。

9) マクロジャンプ命令

マクロジャンプ命令は、ラベルを使用してフィールド間、ページ間をジャンプする場合に 便利な命令である。

マクロジャンプ命令には次のものがある。

山. JPS山 "ABC アドレスABCへのジャンプ命令を2バイトで作成し出力する。

山. JPL山"DEF アドレスDEFへのジャンプ命令を3バイトで作成し出力する。

山. JSS山 "GHI アドレスGHIへのサブルーチンジャンプ命令を2バイトで 作成し出力する。

山. JSL山 "JKR アドレスJKRへのサブルーチンジャンプ命令を3バイトで作成し出力する。

ジャンプのために、バイト数が不足あるいは、過剰である場合はF エラーとなる。 COQPDISTRYCOMPACE COVPOSS $\texttt{$

8. アセンブルリスト

アセンブルリストは SM-B-80 DOSO \mathcal{O} \mathcal{F} * \mathcal{V} $\hat{\mathcal{I}}$ $\hat{\mathcal{I}}$

EESSSSSUAAAAUOOCU Statment

EE エラーメッセージ

SSSSS ステートメント番号

AAAA アドレス

00 オブジェクトコード

C コーテーションまたはスペース

なお2バイト、3バイト命令の場合は2バイト目、3バイト目と順々に行をかえて表記される。

〈例〉

F 3 2 3 0 1 2 0 0 8 AB; ADD BC

9. 操 作

XSM4は、SM-B-80Dモニタ(LH8S03)のソースインプットチャンネル(SI)より、ソースプログラムを入力し、リスティング指定およびオブジェクト指定に対してソースアウトプットチャンネル(SO)、オブジェクトアウトプットチャンネル(OO)へ出力する。したがって、XSM4起動時には、これらのチャンネルに適当なデバイスを割り当てる必要がある。

SMB-80Dモニタ起動時には、各チャンネルは次のように割りあてられる。

.00 .TT (//)

XSM4は、起動されると以下のメッセージをアウトプットしてオプションの入力を待つ。

*A;G (PROMバージョンの場合 .AS;G)

SM - 4 V 1 . 1


OPTION:

1) オプション

B オプション BNPF


マシコードをBNPFフォーマットで出力する。出力順序は、ポリノミアルコードの順に 従う。 7ステップ毎におよび 1ページ毎に C RLF を挿入して見やすくしている。また、各ページのステップは 6 3 であるが、 1ページの最後に 0 0 を出力し、各ページ 6 4 バイトとして出力を行なう。 0 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0





Start Character

End Character



BNNNPPPNNFBPPN

D オプション Date

アセンブルリストの日付を設定する。

OPTION: D

DATE: 21 - JUN - 78

OPTION:

Dオプションを指定すると、ただちに 'DATE:' と印字を行なう。これに対して、 10文字以内の文字列を入力することができる。11文字以上の文字は無視される。入力 は、CRで終了し、オプションの指定を続ける。入力された文字列は、アセンブラリスト の右上隅に出力される。

SM-4 ASSEBLEAR V1.1 PAGE 1 21-JUN-78

G オプション Gain

シンボルテーブルの上限の確認、および変更を行なう。

OPTION: G

CORE LIMIT: 3FFF WXXXX

現在の上限 新しい上限(16進数でキー入力) (変更なしの時 (CR)のみでよい)

上限の値はモニタよりXSM4を起動するたびに3FFFにセットされる。

なお、Dオプション、Gオプションでキー入力を取り消したい場合には、【コ【キーを 入力する。

H オプション Home

モニタへ制御をうつす。

OPTION: H

SM-B-80D V1.1

L オプション Listing

ソースアウトプットチャンネル(.SO)へアセンブルリストを出力する。

O オプション Object

オブジェクトアウトプットチャンネル(.OO)へオブジェクトを出力する。オブジェクトのフォーマットは、シャープSMシリーズオリジナルフォーマットである。

★シャープSMシリーズオリジナルフォーマット

2 パイトの 1 6 進マシンコードと、 1 パイトの C R コードとの 1 組が 1 ステップ分として出力される。各コードは A S C I I コードで出力され、ビット 7 には、許される機械仕様の場合すべて 1 がたてられる。

オブジェクトファイルの終端部には、*(アスタリスク)が付加される。下図に出力される紙テープのフォーマットの概略図を示す。オブジェクトテープは、0000番地からS33E番地までの全ステップ分が連続して出力される。オブジェクトの出力順序は、実行順(書き下し順)であり、命令のかかれなかった番地には、00が出力される。

P オプション PROM Format

オブジェクトアウトプットチャンネル(.OO)へオブジェクトを出力する。オブジェクトのフォーマットは、ブライトロニクス(Brightronics)のバイナリーフォーマットで、出力順序はポリノミアルコードの順に従って出力される。各ページのステップは63ステップであり、64ステップに00を出力し、各ページ64ステップとして出力する。
★ブライトロニクスのバイナリーフォーマット

2 バイトの16 進マシンコードと、1 バイトのスペース(20H)コードとが1ステップ分として出力される。各コードはASCIIコードで出力される。

Q オプション Quit

XSM4の初期化を行なう。インコアモードの時のリセットにも用いられる。これによって、Gオプションの指定によるシンボルテーブルの上限には、何ら変化をうけない。

OPTION: Q/

SM-4V1.1

OPTION:

S オプション Symbol Table

シンボルテーブルを、ソースアウトプットへ出力する。もしLオプションと共に指定されれば、アセンブルリストの出力の後に出力される。

シンボルテーブルリストには、シンボルのもつ値がアドレスの時には、4ケタで出力さ

れ、EQU、EQXによって定義された値は、2ケタで出力される。

SM-4 ASSEMBLER V1.1 PAGE 1

SYMBOL TABLE

ABC 0000 ABE S123 AK 山山 3F アドレス アドレス 数値

X オプション Cross

エディタに制御をうつす

OPTION: X /

EDIT V1.1

*

1 オプション 1 pass mode

ワンパスモードでアセンブルを行なう。

2 オプション pass two

パス2のみ行なう。

2) 通常のオペレーション

次にオペレーションの例を示す。

*A; G

SM-4 V1.1

OPTION: L SJ

PASSI READY? ①

再開される。

2

◯ もう1度、①の操作を行なう。

アセンブルリストを出力する

シンボルテーブルを出力する

ERRORS DETECTED: n ← エラーの総数

FREE CORE: 8700 BYTES ← 未使用のメモり容量

OPTION: O ↓ ← オブジェクトを出力する

オブジェクトを出力する

OPTION:

- ※ オブジェクトのみの時(O、B、Pオプション)、あるいは指定なしの場合は、.SO チャンネルより、エラーのあるラインのみを出力する。
- \times 一度アセンブリした後、オブジェクトは、次にアセンブルするまで保存される。又、オプション 'Q'、'X'、'H'によっても破壊される。

従って、アセンブルした後、 `O' 、 `B' 、 `P' のみ指定をしたならば、直ちにオブジェクトを出力する。出力の順は、 `O' 、 `P' 、 `B' オプションの順となる。

3) ワンパスモード

通常アセンブルは、2パスで行なわれるがすでに出現したラベルのみを参照するソースプログラムに対しては、1パスで行なうことができる。

OPTION: 1 L/

PASS1 READY?

①の操作を行な

アセンブルリストを出力する。

ERRORS DETECTED: 0

FREE CORE:

8700 BYTES

4) インコアモード

これにより、まったく紙テープを介さずにアセンブルエラーを修正したソースプログラムとオブジェクトプログラムを作成することができる。

*E; G (PROMバージョンの場合 .ED; G)

EDIT V1.1

* I-----

*X\$\$

SM-4 V1.1

OPTION:)

PASS1 COMPLETED

ERRORS DETECTED: 2

FREE CORE: 846 BYTES

OPTION: X \(\rangle \)

EDIT V1.1

*

10. エラーメッセージ表

A address error このアドレスは、すでに使用されている。

- B bad character error
 ソースプログラム内で許されないキャラクタを入力した。
 その文字は無視される。
- C constant error 数値に誤りがある。
- D duplicate label reference error多重定義されたラベルを参照した。
- E unfound END statement
 END文がない。
- F format error
 フォーマットに誤りがある。
- L label error ラベル内に英数字以外の文字が含まれていた。 最初の文字が、英数字でなかった。
- M multiple definition error 同一ラベルが複数個定義された。
- O opecode error 誤ったオペコードを入力した。
- P phase error パス1とパス2でラベルの値が異なる。
- R range error 許される範囲を超える値を入力した。

S syntax error 構文に誤りがある。

- T symbol table overflow
 シンボルテーブルがオーバーフローした。
 ラベルは定義されないが、処理は続行される。
- U undefined label error未定義のラベルを参照した。
- J jump error
 ジャンプ出きない所へジャンプしようとした。

11.その他

1) コーテーションマーク(*)

アセンブルリストのマシンコードの後にフラグ ** 「" (コーテーションマーク)がたてられることがあり、これは次の事を意味する。

▼が付されるインストラクションは、TRO、TR1の2つである。

- (1) TR 0、TR 1 命令で $^\intercal$ が付されているのは、ページ外ジャンプである事を示している。 但し、TR 1 命令で $^\intercal$ 0 ページへジャンプする場合は、 $^\intercal$ は付されない。又、TR 1 命令 でロケーションがサブルーチンページにある場合も、 $^\intercal$ は付されない。
- 2) C エラー

マクロジャンプ命令、TR0、TR1、JMP命令以外でアドレスとして定義されたラベルを用いた場合、C エラーとなる。この場合、用いることができるのはEQU、EQXで定義したラベルのみである。

71-NF		0	1	
Pu CA	0	1	*	
0 0 0 0	0 0 x y	10 x y (サブルーチン の表紙)	$\begin{array}{c} \begin{array}{c} \begin{array}{c} \begin{array}{c} \begin{array}{c} \\ \\ \end{array} \end{array} \\ \begin{array}{c} \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \end{array} \\ \end{array} \\ \begin{array}{c} \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \begin{array}{c} \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \\ \end{array} \\ \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \\ \end{array} \\ \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \\ \end{array} \\ \\ \end{array} \\ \\ \end{array} \\ \begin{array}{c} \\ \\ \\ \end{array} \\ \\ \end{array} \\ \\ \\ \\ \end{array} \\ \\ \\ \\ \end{array} \\ \\ \end{array} \\ \\ \\ \\ \end{array} \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \end{array} \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\$	
0 0 0 1	0 1 x y	1 1 x y	$\begin{pmatrix} S & 1 & x & y \\ (& 2 & 1 & x & y \end{pmatrix} \end{pmatrix}$	S C
0 0 1 0	0 2 x y	1 2 x y	$\left \left(\begin{array}{cccccccccccccccccccccccccccccccccccc$	
0 0 1 1	0 3 x y	1 3 x y	$\left\langle \left(\begin{array}{cccccccccccccccccccccccccccccccccccc$	
0 1 0 0	0 4 x y	1 4 x y		
0 1 0 1	0 5 x y	1 5 x y		
0 1 1 0	0 6 x y	1 6 x y	計	[1] xyは16進数のステップを示す。
0 1 1 1	07 x y	1 7 x y		2) ORG(P) の指定なき場合、0000
1 0 0 0	0 8 x y	1 8 x y		より始まる。
1 0 0 1	0 9 x y	1 9 x y	S A	3) SA、SB、SCはサブルーチン
1 0 1 0	0 A x y	$\left \left \left 1 \right \right \right \left \left 1 \right \right \right $	100	ページを示す。 4) 10 x y から J M P 命令でジャン
1 0 1 1	0 В х у	$\frac{1 \text{ B } x \text{ y}}{}$		プ可能なページを斜線で示す。
1 1 0 0	0 C x y	1 C x y		
1 1 0 1	0 D x y	1 D x y	G. D.	
1 1 1 0	0 E x y		SB	
1111	0 F x y	// 1 F x y //		

図1 アドレス配置図

$\begin{array}{c} SM-B-80T \\ \mathbb{Z} \end{array}$


目 次

1.	リモート用 LED の点滅	1
2.	デジタル・クロック	4
3.	自動演奏	17

1. リモート用LEDの点滅

1.1 概 要

SM-B-80Tに取り付けられているリモート端子用LEDを約1秒周期で点滅させます。 このプログラムは、オーディオカセットのリモート端子に割り当てている I /Oボートを制御してLEDを点滅 させます。




1.3 コーディング


ア	ドレス機	械語		アセン	プリ言語
1				ORG	0
2	0000	D3DC	LOOP:	OUT	(ODCH), A
3	0002	CD0C00		CALL	TCOUNT
4	0005	DBDC		IN	A, (0 DCH)
5	0007	CD0 C0 0		CALL	TCOUNT
6	0 0 0 A	18F4		JR	\$-10
7	000C	0605	TCOUNT:	LD	B, 5
8	000E	21 E 624	LOOP1:	LD	HL, 24E6H
9	0011	2B	LOOP2:	DEC	HL
10	0012	7 C		LD	А, Н
1 1	0013	B5		OR	L
12	0014	20FB		JR	NZ, \$-3
1 3	0016	10F6		DJNZ	\$-8
1 4	0018	C9		RET	

1.4 操 作 方 法


1.3 に書かれている機械語のコードを所定のアドレスのメモリに書き込んで行きます。



プログラムの書き込みが終了しましたら、次のキー操作で実行させます。



プログラムを実行しますと次のタイミングでLEDを点滅させます。



. デジタル・クロック

2.1 概 要

CPU(LH-0080)の命令サイクルをカウントして、LED表示部に時刻を表示するクロックのプログラムです。 とのプログラムは、CPUの命令サイクルをカウントし、1/100sec ごとにLEDの表示を変更していきます。また、クロックの一時停止機能、タイマ機能もあります。(基準は、システム・クロック 2.4576 MHz を利用)

2.2 フローチャート


別図にフローチャートを示します。

2.3 コーディング

別表にコーディングを示します。


↑ 24 プログラムの書き込みと実行

2.4.1 プログラムを、キーから入力し、実行させます。




2.4.2 初期設定

a. タイマのスイッチON, OFF設定



b. スタート時刻の設定、計時



2.4.3 各キーの役割の説明

RUN	計時のスタート。
STEP	計時のストップ。これよりストップウオッチとしても用いることができます。
LOAD	表示の 0 クリア。(タイマの O N, OFF は変更されません。)
STOR	リセット。(タイマについてもすべてリセットされます。)
SHIFT	タイマの設定のリセット。このキーに続いて"REM", "REG"キーを押すことにより リセットされます。

 REG'
 タイマのOFF時刻の表示、また、"WRITE", "SHIFT" キーを押した後にとのキーを入力しますと、タイマのOFF時刻のセット、リセットが行えます。

 REM ADRS
 タイマのON時刻の表示、また、"WRITE", "SHIFT" キーを押した後にとのキーを入力しますと、タイマのON時刻のセット、リセットが行えます。

 WRITE
 タイマのON,OFF時刻のセット、とのキーに続いて、"REG", "REM" キーを入力すると、表示されている時刻が、タイマのON,OFF時刻としてセットされます。

 A
 ~

 PC 0
 し


 0
 ~


 表示の右端から順に入力されて、左へ1つづつシフトしていきます。


注1. タイマのON,OFFがセットされていない場合、次の様な表示となります。




2. クロックの修正は、OE3Hの値を変更することにより可能です。+1で約5.3 μs 遅くなります。









```
1
                            TITLE
                                    <<CLOCK>>
 2
                             **** MEMORY ***
 3
                            ORG
                                     0
  0000
                   NUM
                            DEFS
                                     1
 5 0001
                   SEC
                            DEFS
                                     1
 6 0002
                   MIN
                            DEFS
 7 0003
                   HOUR
                            DEFS
                                     1
 8 0004
                   REMO
                            DEFS
9 0005
                   REM1
                            DEES
                                     1
10 0006
                   REM2
                            DEFS
                                     1
11 0007
                   REM3
                            DEFS
                                     1
12 0008
                    REM4
                            DEFS
                                     1
13 0009
                    REM5
                            DEFS
                                     1
14 000A
                   REM6
                            DEFS
                                     1
15 000B
                    REM7
                            DEFS
                                     1
16 0000
                    REM8
                            DEFS
                                     1
17
                             ***** MAIN ****
18 0000 pp210000
                    MAIN:
                            LD
                                     IXO
19 0011 FD21CDFF
                            LD
                                     IY, SEGBUF
20 0015 DD360400
                            LD
                                     (IX+REMO) .O
21 0019 3199FF
                   START:
                            LD
                                     SPASPSET
0000 0100 55
                            LD
                                     8,13
23 0016 210000
                   CLER:
                            LD
                                     HLONUM
24 0021 AF
                            XOR
25 0022 77
                   HCLER:
                            LD
                                     (HL) A
26 0023 23
                            THIC
                                     HL
27 0024 10FC
                            DINZ
                                     HCLER
28 0026 CDB401
                   TM1:
                            CALL
                                     TIME
29 0029 CD3FE3
                   TM3:
                            CALL
                                     KEYIN
30 002C FE13
                            CP
                                     CRUN
31 OPZE 2826
                            JR
                                     ZORUN
32 0030 FE17
                            CP
                                     CSFT
33 0032 CAC400
                            JP
                                     ZOSFT
34 0035 FE16
                            CP
                                     CREM
35 0037 2863
                            JF
                                     ZOON
36 0039 FE10
                            CP
                                     REG
37 0038 286D
                            JR
                                     ZOFF
38 0030 FE12
                            CP
                                     STOR
39 003F 28CC
                            JR
                                     ZOMAIN
40 0041 FE11
                            CP
                                     LOAD
41 0043 2004
                            JR
                                     NZOTMZ
42 0045 0604
                            LD
                                     B . 4
43 0047 1805
                            JR
                                     CLER
44 0049 FE15
                    TM2:
                            CP
                                     WRITE
45 004B 2824
                            JR
                                     ZOWRT
                            CP
46 0040 FEOA
                                     9+1
47 004F 30D5
                            JR
                                     NC.TM1
48 0051 CDEBUO
                            CALL
                                     SHIFTO
49 0054 1800
                    TM11:
                            JP
                                     TM1
5.0
                            ***** RUN *****
```

```
51 0056 CDF500 RUN: CALL GO
52 0059 CDB401 CALL TIME
53 005C CDD601 CALL SCAN
54 005F CDD601 CALL SCAN
55 0062 00 NOP
56 0063 00 NOP
57 0064 00 NOP
58 0065 FE51 CP 51H
59 0067 28EB TM12: JR Z.TM11
60 0069 CD5101 RUN2: CALL REMOTE
61 006C CDE200 CALL COUNT
61 006C CDE200 CALL COUNT
62 006F 18E5 JR RUN
63 ****** WRITE *****
  64 0071 CD3FE3 WRT: CALL KEYIN
65 0074 FE16 CP CREM
66 0076 280A JR Z,WRON
67 0078 FE10 CP REG
68 007A 2817 JR Z,WROFF
67 0078 FEIO CP REG
68 0074 2817 JR Z_WROFF
69 0076 2851 JR Z_WROFF
70 0076 2851 JR Z_WRT
71 0080 1847 TM13: JR TM3
72 ; **** WRITE ON OFF *****
73 0082 DDCB04C6 WRON: SET O_(IX+REMO)
74 0084 110500 LD BC.4
76 0086 210000 LD HL.NUM
77 0087 EDB0 JR TM13
79 0093 DDCB04CE WROFF: SFT 1_(IX+REMO)
40 0097 110900 LD DE.REM5
81 0094 18ED JR WRON1
82 ; ****** ON OFF *****
83 009C DDCB0446 ON: BIT O_(IX+REMO)
84 0040 2813 JR Z_ON2
85 0042 210500 LD HL.REM1
86 0044 DDCB0446 OFF: BIT 1_(IX+REMO)
87 0048 18D6 TM14: JR TM13
88 0044 DDCB0446 OFF: BIT 1_(IX+REMO)
99 0046 2805 JR Z_ON2
90 0050 210900 LD HL.REM5
91 0083 18F0 JR Z_ON2
91 0083 18F0 JR CALL TIME1
92 0085 010408 LD HL.REM5
93 0086 010408 LD HL.REM5
94 0088 71 ON3: LD HL.REM5
95 0086 23 DOC2 18E4 TM15: JR TM14
99 ; ****** SHIFT ON OFF *******
00 0004 CD3FE3 SFT: CALL KEYIN
                                                                                                                                                                                                               Z,WROFF
```

```
ZøSFT
TM11
Oø(IX+REMO)
 ***** COUNT ****
 117
118 00EB 210000 SHIFTO: LD HL,NUM
119 00EE CD1EE3 CALL SHIFT1
120 00F1 23 INC HL
121 00F2 C31EE3 JP SHIFT1
122 ; ***** G0 ******
 123 00F5 210300 GO: LD HL.HOUR
123 00F5 210300 GO: LD HL*HOUR
124 00F8 7E LD A*(HL)
125 00F9 FE24 CP 24H
126 00F8 3018 JR NC*NONGO
127 00FD 2B DEC HL
128 00FE 7E LD A*(HL)
129 00FF FE60 CP 60H
130 0101 3012 JR NC*NONGO
131 0103 28 DEC HL
132 0104 7E LD A*(HL)
133 0105 FE60 CP 60H
134 0107 300C JR NC*NONGO
135 0109 2R DEC HL
136 010A 34 GO1: INC (HL)
137 010B 7E LD A*(HL)
138 010C B7 OR A
139 010D 27
                                                                        А
                                                    DAA
 139 0100 27
140 010F 77
139 0100 27
140 010F 77
141 010F 2807
142 0111 060F GONOP1: LD B,15
143 0113 1825
144 0115 C31900 NONGO: JP START
145 0118 3600 GO2: LD (HL),0
146 011A 23 INC HL
147 011B 34 INC (HL)
148 011C 7E LD A,(HL)
149 011D B7
150 011F 27
 150 011E 27
                                                       DAA
```

```
151 011F 77
152 0120 FE60 CP
153 0122 2805 JR
154 0124 060A GONOP2: LD
155 0126 7F
                                                                         (HL) A
                                                                        60H
                                                                         Z,G03
GUNOP2: LD
LD
157 0129 3600 G03:
158 0128 23
159 047
                                                                          B,10
                                                                         A, (HL)
                                                                         GONOP5
(HL),0
                                                              JR
                                                            LD
                                                            INC HL
                                                                              (HL)
 159 012C 34
                                                                        A. (HL)
 160 012D 7E
                                                              LD
                                                              OR A
 161 012E B7
                                                             DAA
162 012F 27
163 0130 77
LD (HL),A
164 0131 FE60 CP 60H
165 0133 2808 JR Z,G04
166 0135 0605 GONOP3: LD B,5
167 0137 00 NOP
168 0138 1811 JR GONOP5
169 013A C34801 GONOP4: JP GONOP5
170 013D 3600 GO4: LD (HL),0
171 013F 23 INC HL
                                                                            HL
(HL)
                                                     INC (HL)
 172 0140 34
 173 0141 7E
                                                                            Α
174 0142 87 OR A
175 0143 27 DAA
176 0144 77 LD (HL),A
177 0145 FE24 CP 24H
178 0147 2805 JR Z,GO5
179 0149 0601 LD B,1
180 0148 10FE GONOP5: DJNZ $
181 0140 C9 RET
 174 0142 B7
 181 0140 C9 RET
182 014F 3600 GO5: LD (HL),0
183 0150 C9 RET
182 014F 3600 GO5: LD (HL),0
183 0150 C9 RET
184 ; ***** REMOTE *****
185 0151 DD7E04 REMOTE: LD A,(IX+REMO)
186 0154 OF RRCA
187 0155 DC6B01 CALL C,RMT01
188 0158 D4AD01 CALL NC,RMT10
189 0158 OF RRCA
190 015C DD210400 LD IX,4
191 0160 DC9401 CALL NC,RMT02
192 0163 D4AD01 CALL NC,RMT10
193 0166 DD210000 LD IX,0
194 016A C9 RET
196 016C CD7501 CALL REMO0
196 016C CD7501 CALL REMOO
197 016F 2039 JR NZ,RMT06
198 0171 D3DC OUT (REM),A
199 0173 F1 POP AF
200 0174 C9 RET
```

```
201 0175 3A0000 REMOO: LD A,(NUM)
202 0178 DDBE05 CP (IX+REM1)
                                                                                  NZ.RMTO3
 203 017B 2021
                                                                 JR
204 017D 3A0100 LD
205 0180 DDBE06 CP
                                                                                  A, (SEC)
                                                                           (IX+REM2)
205 0180 008F08 CP (IX+REM2)
206 0183 201D JR NZ,RMT04
207 0185 3A0200 LD A,(MIN)
208 0188 0DBE07 CP (IX+REM3)
209 0188 2019 JR NZ,RMT05
210 0180 3A0300 LD A,(HOUR)
211 0190 DDRE08 CP (IX+REM4)
212 0193 C9 RET
213 0194 F5 RMT02: PUSH AF
213 0194 F5 RMT02: PUSH AF
214 0195 CD7501 CALL REMOO
215 0198 2010 JR NZ,RMT06
216 0194 DBDC JN A,(REM)
217 019C F1 POP AF
218 019D C9 RET
218 019D C9
219 019E 0607 RMT03: LD B,7
220 01A0 18A9 JR GONOP5
221 01A2 0604 RMT04: LD B,4
222 01A4 18A5 JR GONOP5
223 01A6 0601 RMT05: LD B,1
224 01A8 18A1 JR GONOP5
225 01AA 23 RMT06: INC HL
226 01AB F1 POP AF
227 01AC C9
228 01AD C5 RMT10: PUSH BC
229 01AE 060E LD B,14
230 01B0 10FE DJNZ $
231 01B2 C1 POP BC
232 01B3 C9 RET
233 ; ***** TIME *****
 234 0184 210000 TIME: LD HL.NUM
235 0187 010400 TIME1: LD BC.4
236 018A 11DFFF LD DE.DATA
237 018D EDB0 LDIR
238 018F CDF7E2 CALL DISP
 239 0102 CDC901 TIME2: CALL
                                                                                   DOT
240 0105 000601
                                                               CALL SCAN
RET
240 01C5 CDD601
241 01C8 C9
242
; ****** DOT *****
243 01C9 FDCB02FE DOT: SET 7,(IY+T1)
244 01CD FDCB04FE SET 7,(IY+T2)
245 01D1 FDCB06FE SET 7,(IY+T3)
246 01D5 C9
247
; ****** SCAN *****
248 01D6 1600 SCAN: LD D,0
249 01D8 0E70
250 01DA 21D4FF LD HL/SEGBUF+7
```

006	< <c c<="" l0="" th=""><th>K >></th><th></th><th></th><th></th></c>	K >>			
	251 01DD 252 01DF 253 01E1 253 01E3 255 01E3 256 01E5 257 01E6 258 01E8 259 01EA 260 01EB 261 01ED 262 01ED 263 01F0 264 01F1 265 01F3 266 01F7 270 01FA 271 01FC 272 01FD 273 01FF 274 020A 277 020A 277 020A 277 020A 278 0207 278 0207 278 0207 278 0208 281 282 283 284 285 287 289 291 292 293 294 295 297 298 299 300	03D2 7E 2B D3D0 79 D3D2 DBD2 2F E600F 2804 B1 57 1804 2002 00 00 3E28 3D 20FD 79 D610 450B 3E80 D302 7A 7C9 FFCD E33F 0010 0011 0012 0013 0014 0015 0016 0017 E31B E32F FFE1 00D0 00D2 00DC FF99	SN1: SN2: SN4: TABUF KEYIN REG LOAD STETE CREM LOT CT T LO ** DOT CAND TO LO B T DT ** LOU T CAND TO R PP C ** LOU T CAND T PP C ** LOU T PD ** LOU T P	A,80H (PIOBD),A A,(HL) HL (PIOAD),A A,C (PIOBD),A A,(PIOBD) OFH Z,SN2 C D,A SN3 NZ,SN3 A,40 A NZ,SN4 A,C 10H C,A NC,SN1 A,80H (PIOBD),A A,D A DEFINE ***** OFFDFH OFFCDH OE33FH 10H 11H 12H 13H 14H 15H 16H 17H OE31BH OE2F7H OFFE1H ODOH OD2H ODCH OFF99H	
007	< <pre><<clock 0209<="" 301="" 302="" 304="" 503="" pre=""></clock></pre>	0002 0004 0006	T1 T2 T3	E Q U E Q U E N D	2 4 6

<<CLOCK>> SYMBOL TABLE

ΑГ	DOR	-FFE1	CLER	-001E	COLLNIT	-0067		
	RUN	-0013			COUNT	-00E2	CREM	-0016
0.0		_	CSFT	-0017	DATA	-FFDF	DISP	-E2F7
		-0109	60	-00F5	G O 1	-010A	G 0 2	-0118
	3.	-0129	G 0 4	-0130	G O 5	-014E	GONOP	1-0111
		2-0124	GONOPE	0135	GONOP4	-013A		5-014B
H C	LER	-0022	HOUR	-0003	KEYIN		LOAD	-0011
MA	IN	-000D	MIN	-0002	NONGO	-0115	NUM	-0000
0 F	F	- 0 0 A A	ON	-009C	0 N 1	-00A5		
01	3	-008B	PIOAD	-0000	PIOBD		ONS	-00B5
	M	-00DC	REMO			-0002	REG	-0010
	M 2	-		-0004	REM00	-0175	REM1	-0005
		-0006	REM3	-0007	REM4	-0008	REM5	-0009
	M6	-000A	REM7	-0008	REM8	-000c	REMOT	E-0151
	4 T O 1	-016B	SOLWA	-0194	RMT03	-019E	RMT04	-01A2
BV	1T05	-01A6	RMT06	-01AA	RMT10	-01AD	RUN	-0056
RI	INS	-0069	SCAN	-0106	SEC	-0001		F-FFCD
SE	GCO	N-E324	SFT	-00C4	SFT1	-00D6	SFT2	-00DC
SH	IFT	-E318	SHIFT		SHIFT1			
	. ?	-01F3	SN3	-01F7	SN4		SN1	-01DD
	ART	-0019	STEP			-01F9	SPSET	-FF99
-				-0014	STOR	-0012	T1	-0002
		-0004	13	-0006	TIME	-0184	TIMET	-01B7
	WES.	-01c2	TM1	-0026	TM11	-0054	TM12	-0067
TV	113	-0080	TM14	-00A8	TM15	-00C2	TM16	-0003
TN	12	-0049	TM3	-0029	WRITE	-0015	WROFF	-0093
WR	14 0 5	-0082	WRON1	-0089	WRT	-0071		00/3

3.自 動 演 奏

3.1 概 要

SM-B-80Tの応用として、音楽を連続して自動演奏するプログラム例を示します。

このプログラムは、演奏させたい曲の音符を2パイトのデータに変換して音符データエリアに格納しておき、この音符データに対応した周波数パルスをF/Fに接続したオーディオアンプに出力して演奏します。

3.2 フローチャート

別図にフローチャートを示します。


3.3 コーディング

別表にコーディングを示します。

3.4 音符データの作成

音符デ-タは、次に示すようにメモリの2バイトを使用して下位1バイトに音階とオクタープを、上位1バイトに音符の長さをセットします。

このプログラムでは、音階として12平均律音階を、オクタープは3オクタープまで使用します。また、同じ曲を繰り返し演奏させるには、曲の終わりに一定の休符を入れた後、0をセットします。



上位アドレス 音符の長さ

オクタープの入力

- 0 (0000) 繰り返しのとき
- 1 (0001) 1オクタープ
- 2 (0010) 2オクターブ
- 4 (0100) 3オクターブ
- 8 (1000) 休符

#(シャープ)の入力

- 0 そのままの音階
- 1 半音上げる

音階の入力

○○○ 繰り返しのとき (このとき 井の入力も○にすること)

0 0 1

0 1 0 V

0 1 1 3

1 0 0 ファ

1 0 1 ソ

1 1 0

1 1 1

五線符との対応

-					0#0	0#0	0#0	0	0#0	0#0	<u>o</u>
→ #+	0#0	0#0 0	0#0	0#0	 O#F 0						
ハ長調のド 井が 音 階 絶対音階 ハ 変い デ-タ 12 13		ミ #ミ ファ ・・・・ ホ 変ホ へ 16 17 18		ラ #ラ : : イ 変イ 1C 1D		- 変二	· · · · · · · · · · · · · · · · · · ·	· ·	ソ #ソ : : ト 変ト 2A 2B	ラ #ラ : : イ 変ロ 2C 2D	シ :: 2E

ド #ド レ #レ ミ #ミファ ソ #ソ ラ #ラ : : : : : : : : : : : :

42 43 44 45 46 47 48 4A 4B 4C4D 4E


音符の長さ

5 2			
4		データ(16進数)	
B	3 2 分音符	1	
7	3 2 分休符	_ 1	
A	16分音符	2	
7	16分休符	2	
1)	8 分音符	4	
7	8 分休符	4	
	4 分音符	8	
}	4 分休符	8	
	2 分音符	1 0	
	2 分休符	1 0	
0	全 音 符	2 0	
_	全体符	2 0	


(注) データとして、32分音符を1として計算しています。他の符点音符などは、計算してください。

3.5 操 作 方 法


このプログラムで使用するDタイプF/Fとオーディオアンプは次のように接続します。




次のキ-操作でコーディングリスト上の機械語コードを所定のメモリに書き込みます。



プログラムの書き込みが終了しましたら次のキー操作で実行させます。ただし、自動演奏させたい曲の音符データはメモリの Q Q 8 4 H 番地から格納されているものとします。



メモリの中に何曲もの音符データが格納されていても、そのうちの演奏させたい曲を選択することができます。



自動演奏フローチャート

MUSIC 001 1 *** AUTO MUSICAL PERFORMANCE *** 2 TITLE **MUSIC** 3 **** MAIN **** ORG 0 5 0000 2ADFFF LOOP1: LD HL (OFFDFH) 6 0003 7F LOOPS LD-A (HL) 7 0004 A7 AND A 9 0005 28F9 JR Z,LOOP1 9 0007 23 INC HL 10 0008 4F LD Co(HL) 11 0009 47 LD BOA 12 000A E60F AND OFH 13 000c CB20 SLA В 14 000F 3821 JR COWAIT 15 0010 117500 LD DE, TABLE3-2 16 0013 CB20 SLA B 17 0015 380A JR C.LOOP3 18 0017 116700 DE, TABLEZ-2 LD 19 001A CB20 SLA В 20 0010 3803 JR C.LOOP3 21 001E 115900 L.D DE . TABLE 1-2 22 0021 13 LOOP3 INC DE 23 0022 30 DEC 24 0023 20FC JR NZ.LOOP3 25 0025 E5 LOOP4 PUSH HL 26 0026 CD4200 CALL MUSIC 27 0029 E1 POP HL 28 002A 00 DEC 29 002B 20F8 NZ.LOOP4 J R 30 002D 23 INC HL JP 31 002E 030300 LOOP2 32 0031 E5 PUSH WAIT HL 33 0032 21FF20 W1 LD HL, 20FFH 34 0035 2B W2 DEC HL 35 0036 70 LD APH 36 0037 R5 0 R L 37 0038 20FB JR NZ . WZ 38 003A 0D DEC C 39 0038 20F5 JR NZ .W1 POP 40 0030 E1 HL 41 003E 23 INC HL JP LOOPZ 42 003F C30300 *** MUSIC *** 43 HL.20FFH MUSIC 44 0042 21FF20 LD 45 0045 1A A, (DE) M 1 LD 46 0046 47 LD BAA OUT (ODDH) A 47 0047 D3DD 48 0049 28 M2 DEC HL LD APH 49 004A 7C 0 R 50 0048 B5 L

```
RET
                                           Z
51 004c C8
                                          M 2
52 0040 10FA
                                   DJNZ
                                   LD A, (DE)
53 004F 1A
54 0050 47
                                   LD
                                            BAA
                                           A, (ODDH)
55 0051 DBDD
                                   IN
56 0053 28
                  M 3
                                   DEC
                                            HL
57 0054 70
                                   LD
                                            APH
58 0055 B5
                                   OR
                                            L
59 0056 08
                                   RET
                                            Z
60 0057 10FA
                                   DJNZ
                                           M 3
61 0059 18EA
                                   JR
                                           M 1
62
                           **** TABLE ****
63 005B 928A827B
                  TABLE1: DEFB
                                   92H,8AH,82H,7BH,75H
   005F 75
64 0060 60606761
                           DEFB
                                   6DH, 6DH, 67H, 61H, 5CH
   0064 50
                           DEFB
                                 574.52H,4DH,49H
65 0065 57524049
66 0069 49444130
                  TABLEZ: DEFB
                                  49H044H041H03DH03AH
   00AD 3A
67 006F 36363330
                           DEFR
                                   36H, 36H, 33H, 30H, 2DH
   0072 20
68 0073 2B282625
                           DEFB
                                   2BH, 28H, 26H, 25H
69 0077 2522201E
                   TABLES: DEFR
                                 25H,22H,20H,1EH,1CH
   0078 10
70 007C 1A1A1918
                                   1AH, 1AH, 19H, 18H, 16H
                           DEFR
   0080 16
71 0081 151413
                           DEFR
                                   15H, 14H, 13H
72 0084
                                   END
```

3.6 音符データの入力演奏

0 2

0 4

音符データは、84H番地以降の任意のアドレスに順に入力していきます。演奏の場合、アドレスを0000にし、DATAをその音符データの入力開始アドレスにしておきます。そして、RUNさせますと自動演奏が始まります。

(例)	きょしこの夜(里	旦夜)					
ソ	1 A	ソ	1 A	ソ	1 A	ソ	1 A
	0 6		0 C		0 6		0 6
ラ	1 C	ラ	1 C	ラ	1 C	ファ	18
	0 2		0 8		0 2		0 2
ソ	1 A	ラ	1 C	ソ	1 A	ν	1 4
	0 4		0 4		0 4		0 4
3	1 6	۴	2 2	3	1 6	ا	1 2
	0 C		0 6		0 C		0 C
ソ	1 A	シ	1 E	ν	2 4	休	8 0
	0 6		0 2		0 8		1 0
ラ	1 C	ラ	1 C	ν	2 4	くり返	100
	0 2		0 4		0 4		
ソ	1 A	ソ	1 A	ファ	28		
	0 4		0 6		0 6		
3	1 6	ラ	1 C	ν	2 4		
	0 C		0 2		0 2		
ν	2 4	ソ	1 A	シ	1 E		
	0 8		0 4		0 4		
V	2 4	3	1 6	۲.	2 2		
	0 2		0 C		0 C		
シ	1 E	ラ	1 C	11	2 6		
	0 2		0 8		0 8		
シ	1 E	ラ	1 C	休	8 0		
	0 C		0 4		0 4		
۲.	2 2	F*	2 2	۲	2 2		
	0 8		0 6		0 4		
۴.	2 2	シ	1 E	ソ	1 A		
	0 2		0 2		0 4		
ソ	1 A	ラ	1 C	1	1 6		
	- 0		0.4		0.4		


目 次

1.	スロット・マシン・ゲーム	1
2.	電子ルーレット・ゲーム	7
3.	紙テープ・リーダ・インターフエース	1 1

1. スロット・マシン・ゲーム

1.1 概 要

7セグメントのLEDを利用したゲームのブログラムです。 ブログラムのステップ数は、5 4 4 パイトで、データ・エリアは、1 6 パイトです。 とのゲームは、変化している6 桁の表示を、できるだけ同じ数に揃えるように、タイミング良く「WRITE]キーを押して、得点を取るゲームです。



キーを押す毎に、2桁ずつ表示が固定され、3回で完了です。


得点の計算は、重複を許す組み合わせで行います。従って、例えば全部—致すれば、次のようになります。

$$C_6 = \frac{6 \times 5}{2} = 1 \ 5 \ (= F_H)$$

表示は、特に処理していませんので、16進数で表示されます。

1.2 プログラムの内容

メイン・ルーチンは,表示とキースキャン,キー入力のチェックと表示データの更新です。 キー入力がある場合,キー入力回数(T)の更新と得点計算を行います。



0	表示データ・エリア	D D	3 4	ADRS	右側表示データ
		DD+1	1 2	ADRS	左側表示データ
		DD+2	7 8	DATA	右側(プランクと得点)
		DD+3	5 6	DATA	左側表示データ
0	比較用エリア	C D	1		
		CD+1	2		
		CD+2	3		
		CD+3	4		
		CD+4	5		

CD+5 6

1. 2. 2 プログラムの詳細

キー入力がない間は、表示データをループ1周毎にインクリメントしてゆきます。キー入力があれば、入力回数カウンタTをインクリメントし、との内容で表示データの更新箇所を制限してゆきます。

キーが押し続けられても、単発入力と見做せるように、Kフラグを設け、K= O F F の時にキー入力があれば、有効とします。

キー入力毎に, カウンタTの内容が更新され, 得点計算のルーチンに入ります。

得点計算は、表示データを比較エリアに移してから行いますが、この比較は、Tの 内容に従って、すでに固定されたデータ同志についてだけ行います。

一致があれば、得点カウンタPの内容をインクリメントしてゆきます。この計算は、 計算ルーチンに入る毎にやり直します。

これらの処理は、キー入力が3回入るまで続けられ、3回目で、終了のルーチンに入り、最終時の内容を表示し続けます。

これを解除する場合, [RESET]キーを押します。

1.3 プログラムの使用ルーチンとエリア とのプログラムは、次のようなモニタのルーチンを使用しています。


ルーチン	エントリィ番地
DISP	E 2 F 7 H
SCAN	д 3 7 0 H

また,変数のセーブ・エリアは,

FFOOH ~ FFOFH

です。

- 1.4 プログラム・リストを、5~7ページに示します。
- 1.5 ブログラムの実行 次の順序でキーを押します。



1.6 プログラムの終了

RESET

0 0 1 S L O T - G A M E

3 ; ; SLOT ; SLOT – GAME ORG	1 2			;	SLOT-MA	CHINE GAME
\$\frac{4}{5}\$; \$\frac{7}{6}\$ \$,		
TITLE SLOT-GAME				,	CIOT	
6 TITLE SLOT-GAME 7 ORG 00H 8 0000 3E00 INI LD A, 0H 9 0005 3200FF LD (K), A 11 0008 3205FF LD (T), A 12 000B 3E00 ENT LD A, 0H 13 000D 0606 LD B, 6H 14 000F 210AFF LD HL, CD 15 0012 77 CLA LD HL, CD 15 0012 77 CLA LD IX, DD 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX, DD 20 001E ED43E1FF LD (AD), BC 21 0022 CD6E00 CALL DSR 24 0028 CD70E3 CALL SCAN 25 002B C1 DB, AH NZ, OFF 28 003				,	SLUI	
7 8 0000 3E00 INI LD A,0H 9 0002 3204FF LD (P),A 10 0005 3200FF LD (K),A 11 0008 3205FF LD (T),A 12 000B 3E00 ENT LD A,0H 13 000D 0606 LD B,6H 14 000F 210AFF LD (HL),A 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX,DD 19 001A ED43E1FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 30 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR Z,ON 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A,(K) 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(K) 40 005B DD3401 ICO INC (IX+1)				,	T I T I E	CIOT CAME
8 00 00 3 E 00 INI LD A, 0H 9 00 02 3 2 0 4 F F LD (P), A 10 00 05 3 2 0 0 F F LD (K), A 11 00 08 3 2 0 0 F F LD (T), A 12 00 0B 3 E 00 ENT LD A, 0H 13 00 0D 06 06 LD B, 6H 14 00 0F 2 10 AF F LD HL, CD 15 00 12 77 CLA LD (HL), A 16 00 13 23 INC HL 17 00 14 10 F C DJNZ CLA 18 00 16 DD 2 1 0 6 F F LD IX, DD 19 00 1A ED 4 3 E 1 F F LD (AD), B C 20 00 1E ED 4 3 E 1 F F LD (AD), B C 21 00 22 CD 6 E 00 CALL DS R 23 00 27 C5 HLD PUSH BC 24 00 28 CD 7 0 E 3 CALL SCAN 25 00 2B C 1 POP BC 26 00 2C 10 F 9 DJNZ HLD 27 00 2E E E 5 2 KTS CP 5 2 H 28 00 30 2 00 8 JR NZ, OF F 29 00 32 3 A 0 0 F F LD A, (K) 30 00 35 A7 AND A 31 00 36 2 8 0 9 JR NZ, OF F 32 00 38 1 8 1 3 JR CNT 33 00 3A 3 E 00 OF F LD A, 0H 34 00 3C 3 2 0 0 F F LD A, 0H 35 00 3 F 1 8 0 C JR CNT 36 00 41 3 E 01 ON LD A, 1 H 37 00 43 3 2 0 0 F F LD A, 0H 40 00 4A CD 8 3 00 CALL POI 41 00 4D 3 A 0 5 F CNT LD A, (T) 42 00 50 A7 AND A 43 00 51 2 8 0 8 JR Z, I C 0 44 00 54 2 8 0 8 45 00 59 1 8 0 8 47 00 57 2 8 0 8 48 00 59 1 8 0 8 49 00 5 B DD 3 4 0 1 I C 0 INC (IX + 1)						
9 0002 3204FF		0000	0.77.0			
10 0005 3200FF				INI		
11 0008 3205FF LD (T), A 12 000B 3E00 ENT LD A,0H 13 000D 0606 LD B,6H 14 000F 210AFF LD HL,CD 15 0012 77 CLA LD (HL), A 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX,DD 19 001A ED4806FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR Z,ON 32 0038 1813 JR CNT 31 0036 2809 JR CNT 32 0038 1813 JR CNT 33 0034 3E01 ON LD A,1H 34 003C 3200FF LD A,0H 34 003C 3200FF LD A,0H 34 003C 3200FF LD A,1H 37 0043 3200FF LD A,1H 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC1 44 0053 3D DEC A 45 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC1 48 0059 B808 JR Z,IC1						
12 000B 3E00 ENT LD A,0H 13 000D 0606 LD B,6H 14 000F 210AFF LD HL,CD 15 0012 77 CLA LD (HL),A 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX,DD 19 001A ED4B06FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD BC,AD 24 0028 CD70E3 CALL SCAN 25 002B C1 CALL SCAN 25 002B C1 CALL SCAN 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR Z,0N 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD A,0H 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD (K),A 38 0046 2105FF KYI LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD A,1H 37 0043 3200FF LD A,1H 37 0043 3200FF LD A,1H 37 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1						(K), A
13 000D 0606 14 000F 210AFF LD HL,CD 15 0012 77 CLA LD (HL),A 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX,DD 19 001A ED4806FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR Z,0N 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD A,0H 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD A,1H 37 0044 3A05FF CNT LD A,1H 37 0044 3A05FF CNT LD A,1H 37 0044 CD8300 CALL POI A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0056 3D DEC A 47 0057 2808 JR Z,IC1 48 0059 1808 JR Z,IC1						
14 000F 210AFF				ENT		
15 0012 77 CLA LD (HL), A 16 0013 23 INC HL 17 0014 10FC DJNZ CLA 18 0016 DD2106FF LD IX, DD 19 001A ED4B06FF LD BC, (DD) 20 001E ED43E1FF LD (AD), BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B, AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ, OFF 29 0032 3A00FF LD A, (K) 30 0035 A7 AND A 31 0036 2809 JR CNT 31 0040 32 005FF LD A, 0H 34 003C 3200FF LD (K), A 35 003F 180C JR CNT 36 0041 3E01 ON LD A, 1H 37 0043 3200FF LD (K), A 38 0046 2105FF KYI LD HL, T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A, (T) 42 0050 A7 AND A 43 0051 2808 JR Z, IC0 44 0053 3D DEC A 45 0054 2808 JR Z, IC1 46 0056 3D DEC A 47 0057 2808 JR Z, IC2 48 0059 1808 JR Z, IC2 48 0059 1808 JR Z, IC2						
16		000F				HL, CD
17 0014 10FC 18 0016 DD2106FF LD 19 001A ED4B06FF LD 20 001E ED43E1FF LD (AD), BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B, AH 23 0027 C5 HLD CALL SCAN 25 002B C1 CALL SCAN 26 002C 10F9 DJNZ DNZ DNZ DNZ DNZ DNZ DNZ DNZ DNZ DNZ D	1 5	$0\ 0\ 1\ 2$		CLA	L D	(HL),A
18 0016 DD2106FF LD IX, DD 19 001A ED4806FF LD BC, (DD) 20 001E ED43E1FF LD (AD), BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B, AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ, OFF 29 0032 3A00FF LD A, (K) 30 0035 A7 AND A 31 0036 2809 JR CNT 31 0036 2809 JR CNT 33 003A 3E00 OFF LD A, 0H 34 003C 3200FF LD (K), A 35 003F 180C JR CNT 36 0041 3E01 ON LD A, 1H 37 0043 3200FF LD (K), A 38 0046 2105FF KYI LD HL, T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A, (T) 42 0055 A7 AND A 45 0054 2808 JR Z, IC1 46 0056 3D DEC A 47 0057 2808 JR Z, IC2 48 0059 1808 JR Z, IC2 49 005B DD3401 IC0 INC (IX+1)	16	0 0 1 3			INC	HL
19 001A ED4B06FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR CNT 31 0036 2809 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD (K),A 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR END 49 005B DD3401 IC0 INC (IX+1)	17	0014	10FC		DJNZ	
19 001A ED4B06FF LD BC,(DD) 20 001E ED43E1FF LD (AD),BC 21 0022 CD6E00 CALL DSR 22 0025 060A LD B,AH 23 0027 C5 HLD PUSH BC 24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR CNT 31 0036 2809 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD (K),A 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR END 49 005B DD3401 IC0 INC (IX+1)	18	0016	DD2106F	F	LD	IX, DD
21 0022 CD6E00	19	0 0 1 A	ED4 B06 F	F	LD	BC, (DD)
21 0022 CD6E00	20	001E	ED43E1F	F	LD	(AD), BC
2 2 00 2 5 06 0 A LD B, AH 2 3 00 2 7 C 5 HLD PUSH BC 2 4 00 2 8 CD 7 0 E 3 CALL SCAN 2 5 00 2 B C 1 POP BC 2 6 00 2 C 1 0 F 9 DJNZ HLD 2 7 00 2 E E E 5 2 KTS CP 5 2 H 2 8 00 30 2 00 8 JR NZ, OF F 2 9 00 3 2 3 A 0 0 F F LD A, (K) 3 0 0 3 5 A 7 AND A 3 1 00 3 6 2 8 0 9 JR Z, 0 N 3 2 00 3 8 1 8 1 3 JR CNT 3 3 00 3 A 3 E 0 0 OF F LD A, 0 H 3 4 00 3 C 3 2 0 0 F F LD (K), A 3 5 00 3 F 1 8 0 C JR CNT 3 6 00 4 1 3 E 0 1 ON LD A, 1 H 3 7 00 4 3 3 2 0 0 F F LD (K), A 3 8 0 4 6 2 1 0 5 F F KYI LD (K), A 3 8 0 0 4 6 2 1 0 5 F F KYI LD A, (T) 4 1 0 0 4 D 3 A 0 5 F F CNT LD A, (T) 4 2 0 0 5 0 A 7 AND A 4 3 00 5 1 2 8 0 8 <td< td=""><td>2 1</td><td>0022</td><td>CD6E00</td><td></td><td></td><td></td></td<>	2 1	0022	CD6E00			
23 0027 C5			060A		LD	
24 0028 CD70E3 CALL SCAN 25 002B C1 POP BC 26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ, OFF 29 0032 3A00FF LD A, (K) 30 0035 A7 AND A 31 0036 2809 JR Z, 0N 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A, 0H 34 003C 3200FF LD (K), A 35 003F 180C JR CNT 36 0041 3E01 ON LD A, 1H 37 0043 3200FF LD (K), A 38 0046 2105FF KYI LD HL, T 39 0049 34 INC (HL) 40 004D 3A05FF CNT LD <td>23</td> <td>0027</td> <td>C 5</td> <td>HLD</td> <td></td> <td></td>	23	0027	C 5	HLD		
25 002B C1 26 002C 10F9 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR Z,0N 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD A,0H 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 3 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR Z,IC2						
26 002C 10F9 DJNZ HLD 27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ, OFF 29 0032 3A00FF LD A, (K) 30 0035 A7 AND A 31 0036 2809 JR Z, 0N 32 0038 1813 JR CNT 33 003A 3E00 OFF LD A, 0H 34 003C 3200FF LD (K), A 35 003F 180C JR CNT 36 0041 3E01 ON LD A, 1H 37 0043 3200FF LD (K), A 38 0046 2105FF KYI LD HLO HLO 40 004A CD8300 CALL POI HLO A, (T) 42 0050 A7 AND A A A 43 0051 2808 JR Z, IC0 A						
27 002E EE52 KTS CP 52H 28 0030 2008 JR NZ,OFF 29 0032 3A00FF LD A,(K) 30 0035 A7 AND A 31 0036 2809 JR CNT 33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD (K),A 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 45 0054 2808 JR Z,IC0 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR Z,IC2						
28 0 0 3 0 2 0 0 8 JR NZ, OFF 29 0 0 3 2 3 A 0 0 FF LD A, (K) 30 0 0 3 5 A7 AND A 31 0 0 3 6 2 8 0 9 JR Z, 0N 32 0 0 3 8 1 8 1 3 JR CNT 33 0 0 3 A 3 E 0 0 OFF LD A, 0H 34 0 0 3 C 3 2 0 0 FF LD (K), A 35 0 0 3 F 1 8 0 C JR CNT 36 0 0 4 1 3 E 0 1 ON LD A, 1 H 37 0 0 4 3 3 2 0 0 F F LD (K), A 38 0 0 4 6 2 1 0 5 F F KYI LD HL, T 39 0 0 4 9 3 4 INC (HL) 40 0 0 4 A CD8 3 0 0 CALL POI 41 0 0 4 D 3 A 0 5 F F CNT LD A, (T) 42 0 0 5 0 A7 AND A 45 0 0 5 4 2 8 0 8 JR Z, I C 1		-		KTS		
29 0032 3A00FF 30 0035 A7 31 0036 2809 32 0038 1813 30 003A 3E00 OFF LD A, OH 34 003C 3200FF LD CNT 36 0041 3E01 ON LD A, 1H 37 0043 3200FF LD (K), A 38 0046 2105FF KYI LD HL, T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A, (T) 42 0050 A7 AND A 43 0051 2808 JR Z, IC0 46 0056 3D DEC A 47 0057 2808 JR Z, IC2 48 0059 1808 JR Z, IC2						
3 0 0 0 3 5 A 7 3 1 0 0 3 6 2 8 0 9 3 2 0 0 3 8 1 8 1 3 3 0 0 3 A 3 E 0 0 3 4 0 0 3 C 3 2 0 0 F F 3 5 0 0 3 F 1 8 0 C 3 6 0 0 4 1 3 E 0 1 3 7 0 0 4 3 3 2 0 0 F F 3 8 0 0 4 6 2 1 0 5 F F 4 0 0 0 4 A C D 8 3 0 0 4 1 0 0 4 D 3 A 0 5 F F 4 2 0 0 5 5 A 7 4 3 0 0 5 1 2 8 0 8 4 4 0 0 5 3 3 D 4 6 0 0 5 6 3 D 4 7 0 0 5 7 2 8 0 8 4 9 0 0 5 B D D 3 4 0 1 I C 0						A (K)
31 0036 2809						
3 2 0 0 3 8 1 8 1 3						
33 003A 3E00 OFF LD A,0H 34 003C 3200FF LD (K),A 35 003F 180C JR CNT 36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR Z,IC2					-	
34 003C 3200FF				OFF	-	
35 003F 180C				011		
36 0041 3E01 ON LD A,1H 37 0043 3200FF LD (K),A 38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)						
37 0043 3200FF	3 6		3 F O 1	ON	-	
38 0046 2105FF KYI LD HL,T 39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)				011		
39 0049 34 INC (HL) 40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)				KVI		
40 004A CD8300 CALL POI 41 004D 3A05FF CNT LD A,(T) 42 0050 A7 AND A 43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)				KII		
41 004D 3A05FF CNT LD A, (T) 42 0050 A7 AND A 43 0051 2808 JR Z, IC0 44 0053 3D DEC A 45 0054 2808 JR Z, IC1 46 0056 3D DEC A 47 0057 2808 JR Z, IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)		-				
4 2 0050 A7 AND A 4 3 0051 2808 JR Z, IC0 4 4 0053 3D DEC A 4 5 0054 2808 JR Z, IC1 4 6 0056 3D DEC A 4 7 0057 2808 JR Z, IC2 4 8 0059 1808 JR END 4 9 005B DD3401 IC0 INC (IX+1)				CNT		
43 0051 2808 JR Z,IC0 44 0053 3D DEC A 45 0054 2808 JR Z,IC1 46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)				CNI		
4 4 0053 3D DEC A 4 5 0054 2808 JR Z, IC1 4 6 0056 3D DEC A 4 7 0057 2808 JR Z, IC2 4 8 0059 1808 JR END 4 9 005B DD3401 IC0 INC (IX+1)						
4 5 0 0 5 4 2 8 0 8 JR Z, I C 1 4 6 0 0 5 6 3 D DEC A 4 7 0 0 5 7 2 8 0 8 JR Z, I C 2 4 8 0 0 5 9 1 8 0 8 JR END 4 9 0 0 5 B DD 3 4 0 1 I C 0 I NC (IX+1)						
46 0056 3D DEC A 47 0057 2808 JR Z,IC2 48 0059 1808 JR END 49 005B DD3401 IC0 INC (IX+1)						
47 0 0 5 7 2 8 0 8 JR Z, I C 2 48 0 0 5 9 1 8 0 8 JR END 49 0 0 5 B DD 3 4 0 1 I C 0 I N C (IX+1)					-	•
48 0059 1808 JR END 49 005B DD3401 ICO INC (IX+1)						
49 005B DD3401 ICO INC (IX+1)					JR	
49 005B DD3401 ICO INC (IX+1) 50 005E DD3400 IC1 INC (IX)						
5 U U U 5 E DD 3 4 U O I C 1 I N C (I X)						
	5 0	0 0 5 E	DD3400	IC1	INC	(I X)

$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	DD3403 18A5	I C 2	INC JR	(I X+3) ENT
0 0 6 6 0 0 6 9 0 0 6 0	C D6 E 0 0 C D7 0 E 3 1 8 F B	END ENDE	CALL CALL JR	DSR SCAN ENDE
0 0 6 E 0 0 7 2 0 0 7 5 0 0 7 6 0 0 7 A 0 0 7 D 0 0 7 F 0 0 8 2	ED4B08FF 3A04FF 4F ED43DFFF CDF7E2 3E00 32CEFF C9	DSR	LD LD LD CALL LD LD RET	BC, (DD+2) A, (P) C, A (DT), BC DISP A, 0H (SB1), A
0 0 8 3 0 0 8 6 0 0 8 9 0 0 8 B 0 0 8 E 0 0 9 1 0 0 9 4	3 A 0 7 F F 2 1 D B F F E D 6 7 3 2 0 A F F 3 A 0 6 F F 2 1 0 D F F E D 6 7	PO1	L D L D R R D L D L D L D R R D	A, (DD+1) HL, CD+1 (CD), A A, (DD) HL, CD+3
0 0 9 6 0 0 9 9 0 0 9 C	3 2 0 C F F 3 A 0 9 F F 2 1 0 F F F E D 6 7		LD LD LD RRD	(CD+2), A A, (DD+3) HL, CD+5
0 0 A 1 0 0 A 4 0 0 A 6 0 0 A 9 0 0 A C 0 0 A F 0 0 B 1 0 0 B 3 0 0 B 5	3 2 0 E F F 3 E 0 0 3 2 0 4 F F 2 1 0 4 F F 3 A 0 5 F F E E 0 0 2 8 4 0 F E 0 1 2 8 3 5	TST	LD LD LD LD CP JR CP JR	(CD+4), A A, 0H (P), A HL, P A, (T) 0H Z, TED 1 H Z, T1
0 0 B 7 0 0 B 9 0 0 B B 0 0 B D 0 0 B F 0 0 C 1 0 0 C 5 0 0 C C 0 0 D 0 0 0 D 4 0 0 D 7 0 0 D 8 0 0 D 9	FE02 2821 FE03 2802 1832 ED4B0AFF ED5B0EFF CDFA00 ED4B0CFF ED5B0EFF CDFA00 42 4B CDF400	Т 3	C P J R C P J R L D L D C A L L L D C A L L L D C A L L L D C A L L L D C A L L L D C A L L L D C A L L	2 H Z, T2 3 H Z, T3 TED BC, (CD) DE, (CD+4) MID BC, (CD+2) DE, (CD+4) MID B, (CD+4) MID B, D C, E THN
	0 0 6 4 0 0 6 6 0 0 6 9 0 0 6 E 0 0 7 2 0 0 7 5 0 0 7 A 0 0 7 D 0 0 7 F 0 0 8 2 0 0 8 3 0 0 8 8 0 0 9 9 0 0 9 C 0 0 9 F 0 0 A 1 0 0 A 4 0 0 A 6 0 0 A 9 0 0 A F 0 0 B 1 0 0 B 3 0 0 B 5 0 0 B 7 0 0 B 7 0 0 B 1 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 B 7 0 0 D 7	0 0 6 4 1 8 A 5 0 0 6 6 CD6 E 0 0 0 0 6 9 CD7 0 E 3 0 0 6 0 1 8 F B 0 0 6 E ED 4 B 0 8 F F 0 0 7 2 3 A 0 4 F F 0 0 7 5 4 F 0 0 7 6 ED 4 3 D F F F 0 0 7 A CD F 7 E 2 0 0 7 D 3 E 0 0 0 0 7 F 3 2 C E F F 0 0 8 2 C 9 0 0 8 3 3 A 0 7 F F 0 0 8 2 C 9 0 0 8 3 3 A 0 7 F F 0 0 8 6 2 1 D B F F 0 0 8 9 ED 6 7 0 0 8 8 3 2 0 A F F 0 0 8 9 ED 6 7 0 0 9 1 2 1 0 D F F 0 0 9 4 ED 6 7 0 0 9 9 3 A 0 9 F F 0 0 9 C 2 1 0 F F F 0 0 9 F ED 6 7 0 0 9 A 3 2 0 C F F 0 0 9 9 3 A 0 9 F F 0 0 9 C 2 1 0 F F F 0 0 9 F ED 6 7 0 0 A 1 3 2 0 E F F 0 0 A 4 3 E 0 0 0 0 A 6 3 2 0 4 F F 0 0 A 7 E E 0 0 0 0 B 1 2 8 4 0 0 0 B 3 F E 0 1 0 0 B 5 2 8 3 5 0 0 B 7 F E 0 2 0 0 B 9 2 8 2 1 0 0 B B F E 0 3 0 0 B D 2 8 0 2 0 0 B F 1 8 3 2 0 0 C 1 ED 4 B 0 A F F 0 0 C 5 ED 5 B 0 E F F 0 0 C 9 CD F A 0 0 0 0 D 7 4 2 0 0 D 8 4 B	0064 18A5 ; 0066 CD6E00 END 0069 CD70E3 ENDE 0060 18FB ; 006E ED4B08FF DSR 0072 3A04FF 0075 4F 0076 ED43DFFF 007A CDF7E2 007D 3E00 007F 32CEFF 0082 C9 ; 0083 3A07FF PO1 0086 21DBFF 0089 ED67 008B 320AFF 0091 210DFF 0091 210DFF 0091 210DFF 0099 3A09FF 0090 210FFF 0099 3A09FF 009C 210FFF 009F ED67 00A1 320EFF 00A4 3E00 TST 00A6 3204FF 00A7 EE00 00B1 2840 00B3 FE01 00B5 2835 00B7 FE02 00B9 2821 00BB FE03 00BD 2802 00BF 1832 00C1 ED4B0AFF T3 00C5 ED5B0EFF 00C9 CDFA00 00CC ED4B0CFF 00D4 CDFA00 00D7 42 00D8 4B	0064 18A5 ; 0066 CD6E00 END CALL 0069 CD70E3 ENDE CALL 0069 CD70E3 ENDE CALL 0060 18FB ; 006E ED4B08FF DSR LD 0072 3A04FF LD 0075 4F LD 0076 ED43DFFF LD 0077 CDF7E2 CALL 0070 3E00 LD 007F 32CEFF LD 0082 C9 RET 0083 3A07FF PO1 LD 0086 21DBFF LD 0088 320AFF LD 0088 320AFF LD 0088 320AFF LD 0091 210DFF LD 0094 ED67 RRD 0099 ED67 RRD 0099 ED67 RRD 0099 ED67 RRD 0090 320CFF LD 0097 ED67 RRD 0096 320CFF LD 0097 ED67 RRD 0096 3204FF LD 0097 ED67 RRD 0097 ED67 RRD 0098 ED67 RRD 0098 ED67 RRD 0098 ED67 RRD 0098 ED67 RRD 0099 ED67 CP 0088 S204FF LD 00A4 SE00 TST LD 00A6 S204FF LD 00A7 EE00 CP 00B1 2840 JR 00B3 FE01 CP 00B5 2835 JR 00B7 FE02 CP 00B9 2821 JR 00B8 FE03 CP 00BB FE03 CP 00BB FE03 CP 00BB FE03 CP 00BB FE03 CP 00BF 1832 JR 00C5 ED5B0EFF LD 00C9 CDFA00 CALL 00C7 42 00D7 42

1 0 2 0 1 0 3 0 1 0 4 0 1 0 5 0 1 0 6 0 1 0 7 0 1 0 8 0	0 D C E D 4 B 0 A F F 0 E 0 E D 5 B 0 C F F 0 E 4 C D F A 0 0 0 E 7 4 2 0 E 8 4 B 0 E 9 C D F 4 0 0 0 E C E D 4 B 0 A F F 0 E 0 C D F 4 0 0 0 F 3 C 9	T1 TED;	LD LD CALL LD CALL LD CALL LD CALL RET	BC, (CD) DE, (CD+2) MID B, D C, E THN BC, (CD) THN
$\begin{array}{ccccc} 1 & 1 & 1 & 0 \\ 1 & 1 & 2 & 0 \\ 1 & 1 & 3 & 0 \\ 1 & 1 & 4 & 0 \end{array}$	0 F4 7 8 0 F5 B9 0 F6 2 0 0 1 0 F8 3 4 0 F9 C9	THN	LD CP JR INC RET	A,BC NZ,THE (HL)
$\begin{array}{cccccccccccccccccccccccccccccccccccc$	0 FA 78 0 FB C5 0 FC CD0501 0 FF C1 1 00 79 1 01 CD0501 1 04 C9	MID	PUSH CALL POP LD	A, B BC DEP BC A, C DEP
$\begin{array}{cccccccccccccccccccccccccccccccccccc$	1 0 5 BA 1 0 6 2 0 0 1 1 0 8 3 4 1 0 9 BB 1 0 A 2 0 0 1 1 0 C 3 4 1 0 D C 9	DEP DEA DEE	JR INC CP	D NZ, DEA (HL) E NZ, DEE (HL)
13 2 13 3 13 4 13 5 13 6 13 7 13 8	FF 0 0 FF 0 4 FF 0 5 FF 0 6 FF 0 A	; K P T	EQU EQU EQU EQU	FF00H FF04H FF05H FF06H FF0AH
1 3 9 1 4 0 1 4 1 1 4 2 1 4 3 1 4 4	FFE1 FFDF FFCE E2F7 E370 E2B7	AD DT SB1 DISP SCAN WAIT	EQU EQU EQU EQU	F F E 1 H F F D F H F F C E H E 2 F 7 H E 3 7 0 H E 2 B 7 H


2. 電子ルーレット

2.1 概 要


7セグメントのLEDを利用したゲーム・プログラムです。

ブログラムのステップ数は、256パイトで、データ・エリアは、モニタ用RAM内の表示データ・エリアを兼用しています。

始めに指定した数字と合うように、動いてゆく数字をタイミング良く[WRITE]KE Yを押して、止めるゲームです。



2.2 フローチャート



2.3 プログラムの詳細

表示用のデータ・エリアは、モニタが使用しているエリア* DISBUF *を利用します。 始めのキー入力データは、レジスタCに置き、止めた時のキー入力データは、レジスタD に置きます。これらのレジスタの内容が壊れる恐れのある場合、スタックへPUSHしてゆ きます。

とのスタックのトップ・アドレスは、モニタ起動時に、FF9 AH番地に設定されていますので、とのプログラム内では設定せずに使っています。

2.4 プログラムの使用ルーチン

このプログラムは、次のようなモニタのルーチンを使用しています。

ル ー チ ン	エントリィ番地
SEGCON	ЕЗ 24 Н
KEYIN	ЕЗЗГН
S C A N	ЕЗ70Н

表示用エリアは,次の2箇所で詳細はユーザーズ・マニュアルを御覧下さい。


DISBUF	FFD5~FFDC
SEGBUF	FFCD~FFD4

- 2.5 プログラム・リストを、11~12ページに示します。
- 2.6 プログラムの実行

次の順序でキーを押します。



2.7 ゲームの継続



2.8 プログラムの終了



ROULETTE ASMBL'D BY Z 80 ASSEMBLER REV-A.2 08,09,'78 TITLE ROULETTE

001 ROULETTE

1 2			9	ELECTI	RONIC ROULETTE
			,	TITI	DOUL DOWN
3				TITLE	ROULETTE
4				ORG	0 0 H
5	0000	21D5FF	AAA:	LD	HL, DISBUF
6	0 0 0 3	0608		LD	В, 8 Н
7	0005	7 0	LOOP:	LD	(HL),B
8	0006	2 3		INC	HL
9	0007	1 0 F C		DJNZ	LOOP
1 0	0009	CD24E3		CALL	
1 1	0 0 0 C	CD3FE3	A1:	CALL	SEGCON
1 2	000F	A7	AI.	AND	KEYIN
					A
1 3	0010	2 8 F A		J R	Z , A 1
1 4	0012	FE09		CP	9
1 5	0 0 1 4	3 0 F 6		JR	NC,A1
16	0016	4 F		LD	C , A
17	0017	0608		LD	В, 8
18	0019	3 E 0 1		LD	A, 1
1.9	001B	5 7		LD	
2 0	001C	21DCFF	A 2:	LD	D, A
21	001F	0 F	A3:	RRCA	HL, DIS
2 2	0020	3 8 0 4	AU.	JR	
2 3				-	C, A4
	0022	3617		LD	(HL), 17 H
2 4	0024			JR	A 5
2 5	0026	7 2	A 4:	LD	(HL),D
26	0027	2 B	A 5 :	DEC	HL
27	0028	10F5		DJNZ	A 3
28	002A	0 7		RLCA	
29	002B	3002		JR	HC, A6
3 0	002D	1600		LD	D, 0
3 1	002F	F 5	A 6:	PUSH	
3 2	0 0 3 0	061F	110.	LD	AF
3 3	0 0 3 2	E5	A7:	PUSH	B, 1 FH
			ΛI .		HL
3 4	0033	D 5		PUSH	DE
3 5	0034	C 5		PUSH	BC
3 6	0035	CD24E3		CALL	SEGCON
3 7	0038	$CD70E\cdot3$		CALL	SCAN
3 8	003B	C 1		POP	BC
3 9	003C	D 1		POP	DE
4 0	003D	E 1		POP	HL
4 1	003E	2006		JR	NZ, A8
4 2	0040	1 0 F 0	A12:	DJNZ	
4 3	0042	F 1		POP	A 7
4 4	0043	1 4		JNC	AF
4 5	0 0 4 4				D
		1 8 D 6	A O .	J R	A 2
4 6	0 0 4 6	F E 5 2	A 8:	CP	5 2 H
4 7	0 0 4 8	20F6		JR	NZ, A12
4 8	0 0 4 A	F 1		POP	AF
4 9	0 0 4 B	7 A		LD	A, D
5 0	0 0 4 C	B 9		CP	C

002 ROULETTE

5 1	004D	F 5		PUSH	AF
5 2	0 0 4 E	21D5FF		LD	HL, DISBUF
5 3	0041	77		LD	(HL); A
54	0 0 5 2	2 3		INC	HL
				LD	(HL), 15H
5 5	0 0 5 3	3615			HL
5 6	0 0 5 5	2 3		INC	
5 7	0 0 5 6	7 1		LD	(HL), C
5 8	0058	CD24E3		CALL	SEGCON
5 9	0 0 5 A	F 1		POP	AF
60	0.05B	21D4FF		LD	HL, SEGBUF+7
6 1	005E	2017		J R	NZ,NO
62	0060	363D		LD	(HL), 3DH
63	0062	2 B		DEC	HL
6 4	0 0 6 3	365C		LD	(HL),5CH
6 5	0065	2 B		DEC	HL
6 6	0066	3 6 5 C		LD	(HL), 5 CH
6 7	0068	2 B		DEC	HL
6 8	0069	3 6 5 E		LD	(HL), 5 E H
6.9	0 0 6 B	0601	A 9:	LD	B, 1
7 0	0 0 6 D	2 B	A10:	DEC	HL
7 1	0 0 6 E	3600	1110.	LD	(HL), 0
7 2	0070	10FB		DJNZ	A10
		CD3FE3		CALL	KEYIN
7 3	0 0 7 2			JR	AAA
7 4	0075	1889	NO:	LD	(HL), 54 H
7 5	0077	3 6 5 4	NO:		HL
7 6	0079	2 B		DEC	
7 7	0 0 7 A			LD	(HL), 5 CH
7 8	0 0 7 C	0 6 0 3		LD	B, 3
7 9	0 0 7 E	1 8 E D		J R	A 1 0
8 0		FFDC	DIS	EQU	FFD5H+7
8 1		E 3 2 4	SEGCON	EQU	E 3 2 4 H
8 2		FFD5	DISBUF	EQU	FFD5H
8 3		E 3 7 0	SCAN	EQU	E 3 7 0 H
8 4		E 3 3 F	KEYIN	EQU	E33FH
8 5		FFCD	SEGBUF	EQU	FFCDH
86	0 0 8 0			END	

3. 紙テープリーダ・インターフェース

3.1 概 要

SM-B-80 Tのメモリへ紙テーブからデータ(オプジェクトプログラム)を入力する プログラムです。

とのプログラムは、紙テーブリーダにリコー電子工業株式会社製のMi,READERを使用し、この紙テーブリーダとのインターフェースにSM-B-80 Tの汎用パラレルI/0(PIO2)を使用しています。また、プログラムの開始アドレスは、ユーザROM領域のE400番地とします。

3.2 プログラム


リーダ・ドライバールーチンのリストを、後で示します。

このプログラムは、E400H番地からのROMエリアに書き込んで使うようにしてありますが、他のメモリ・エリアに置いて使うこともできます。

但し、この場合、CALL命令及びJP命令内のオペランド(ジャンプ先の番地)はすべて修正する必要があるので、御注意下さい。

3.3 データの形式

データ(オプジェクトプログラム)は、インテル標準16進フォーマットとします。



3.3.1 レコード・マーク

コロン(:)に対応するASCIIコード3Aによりレコードの先頭を示します。

3.3.2 レコード長

レコードのデータ(バイト)長をASCIIコードで表わします。例えば、データ長 1 2 9 バイトは1 6 進数で 8 1 であり、ASCIIコードでは 3 8 3 1 となります。 エンド・オブ・ファイルのレコード長は00であり、フレーム1,2には対応する ASCIIコードが入ります。

3.3.3 ロード・アドレス

レコードの先頭データがロードされるアドレスをASCIIコードで表わします。ア ドレスは 4 桁の 16 進数で表わし,上位側がフレームの3,4 に入ります。

エンド・オフ・ファイルのアドレスは 0 0 0 0であり,フレーム 3 ~ 6 に対応する A S C I I コードが入ります。

3.3.4 レコード・タイプ

データ・レコードはタイプ 1, エンド・オフ・ファイルはタイプ 0 として各々 1, 0 に対応するASCIIコードで表わします。

3.3.5 データ

1 バイト・データは 2 桁の 1 6 進数で表現できますが、これに対応する A S C I I コードで連続する 2 フレームに入れます。データの上位バイトが前のフレーム、下位バイトが後のフレームになります。


3.3.6 チェックサム

第1フレームからデータの最終フレームまでの数を2フレーム毎に区切り、各フレームのデータ(ASCIIコードではない)を2進数表現にし、これら各単位の2進数を2進加算し、結果の2の補数をチェックサムとして2桁の16進数で表わします。 チェックサムは、対応するASCIIコードで最後の2フレームに入ります。

3.4 操 作 方 法


プログラムはROMに書き込んでSM-B-80TのユーザROM領域(IC NO.U 17)に実装しておきます。

キー操作



このプログラムでは、 RUN キーを押しますと自動的に紙テーブリーダのモータをONし、読み込み(ロード)が終りますとOFFするようになっています。また、紙テーブリーダは手回わし型のものでも読み込めます。

データ(オプジェクト・プログラム)の読み込みが終了しますと次の表示を行います。



3.5 紙テープリーダとの接続

別図に接続図を示します。

この例では、PIO2との間にパッファを追加しています。また、プログラムでモータを 制御しないときは、接続図のモータ制御回路を省略できます。

80 T

-Mi READER

U₁ 7404 U₂ 7417

-14-

0 0 1 L	OAD. SF	?			
1			;		
2			;		
3			;	****	LOAD ****
4			;		
5		0 0 D 4	PIOAD	EQU	0 D 4 H
6		0 0 D 5	PIOAC	EQU	0 D 5 H
7		0 0 D 6	PIOBD	EQU	0 D 6 H
8		0 0 D7	PIOBC	EQU	0 D 7 H
9		E 0 2 6	EXIT ADDR	E Q U E Q U	0 E 0 2 6 H 0 F F E 1 H
1 0		FFE1 FFDF	DATA	EQU	0 F F D F H
1 1 1 2		FFCD	SEGBUF	EQU	0 F F C D H
13		FFCD	SEGDOT	ORG	0 E 4 0 0 H
1 4	E 4 0 0	3 E C F	LOAD:	LD	A, OCFH
15	E 4 0 2	D3 D5	201121	OUT	(PIOAC), A
16	E 4 0 4	3 EFF		LD	A, OFFH
17	E 4 0 6	D 3 D 5		OUT	(PIOAC), A
18	E408	3 ECF		LD	A, OCFH
19	E 4 0 A	D3 D7		OUT	(PIOBC), A
2 0	E 4 0 C	3 EFE		LD	A, OFEH
2 1	E40E	D 3 D 7		OUT	(PIOBC), A
2 2	E 4 1 0	AF		XOR	A
23	E 4 1 1	D 3 D 6		OUT	(PIOBD), A
24	E 4 1 3	1 E 0 0		LD	E , 0
2 5	E 4 1 5	CD82E4	LD20:	CALL	READ
2 6	E 4 1 8	FE3A		CP	1 : 1
27	E 4 1 A	2 0 F 9		JR	NZ,LD20
28	E 4 1 C	0 E 0 0		LD	C , 0
29	E 4 1 E	CD61E4		CALL	RDBYT
3 0	E 4 2 1	A 7		A N D J R	A Z, LD100
$\begin{array}{c} 3\ 1 \\ 3\ 2 \end{array}$	E 4 2 2 E 4 2 4	2836 47		LD	B, A
3 3	E 4 2 5	CD61E4		CALL	RDBYT
3 4	E 4 2 8	6 7		LD	H , A
3 5	E 4 2 9	CD61E4		CALL	RDBYT
3 6	E 4 2 C	6 F		LD	L, A
3 7	E 4 2 D	CD61E4		CALL	RDBYT
3 8	E 4 3 0	CB43		BIT	0 , E
3 9	E 4 3 2	2 0 0 4		JR	NZ,LD30
4 0	E 4 3 4	22E1FF		LD	(ADDR), HL
41	E 4 3 7	1 C		INC	E
4 2		C D6 1 E 4	LD30:	CALL	RDBYT
4 3	E 4 3 B	7 7	LD50:	LD	(HL),A
44	E 4 3 C	22DFFF		LD	(DATA), HL
4 5	E 4 3 F	23	LD60:	INC	HL
4 6	E 4 4 0	10F6		DJNZ	LD30
4 7		CD6 1 E 4		CALL	RDBYT
4.8		AF		XOR	A A C
4 9		81		A D D J R	A , C
5 0	E 4 4 7	2 8 C C		J 10	Z , L D 2 0

002 LOA	AD. SR				
	E449	0608		LD	D 0
	E 4 4 B	21 CDFF		L D	B,8 HL,SEGBUF
	E 4 4 E	3640		L D	
	E 4 5 0	23		INC	(HL),40H HL
	E 4 5 1	10FB		DJNZ	\$ - 3
	E 4 5 3	3 E 0 1		LD	φ 3 A, 1
	E 4 5 5	D 3 D 6		OUT	
	2457	C 3 2 C E 0		JP	(PIOBD), A EXIT+6
	E 4 5 A	3 E 0 1	LD100:	L D	A, 1
	E 4 5 C	D3D6	LDI 00.	OUT	(PIOBD), A
	E 4 5 E	C326E0		JP	EXIT
	3461	CD82E4	RDBYT:	CALL	READ
	E464	CD7AE4	KDD11.	CALL	A2BIN
	E 4 6 7	07		RLCA	112 11 11
	E 4 6 8	0 7		RLCA	
	E 4 6 9	0 7		RLCA	
	E 4 6 A	0 7		RLCA	
	E 4 6 B	C 5		PUSH	ВС
	E46C	4 F		LD	C , A
	E 4 6 D	CD82E4		CALL	READ
	E 4 7 0	CD7AE4		CALL	A2BIN
	3473	B 1		OR	С
	3474	C 1		POP	ВС
	2475	F 5		PUSH	AF
	2476	8 1		ADD	A, C
	E 4 7 7	4 F		LD	C , A
77 H	E478	F 1		POP	ΑF
78 I	E479	C 9		RET	
79 I	E47A	D 6 3 0	A2BIN:	SUB	' 0 '
8 0 B	E47 C	FEOA		CP	1 0
81 H	E 4 7 E	F 8		RET	M
82 I	E47F	D607		SUB	7
83 I	E 4 8 1	C 9		RET	
8 4 I	E 482	DBD6	READ:	IN	A, (PIOBD)
85 I	E484	0 7		RLCA	
86 H	E 485	3 8 F B		J R	C, READ
	E 487	DBD4		I N	A, (PIOAD)
	E489	2 F		CPL	
	E 48A	E 6 7 F		A N·D	7 F H
	E 48 C	F 5		PUSH	AF
	E 4 8 D	DBD6	RD10:	IN	A, (PIOBD)
	E48F	0 7		RLCA	
	E 4 9 0	3 0 F B		J R	NC, RD10
	E 4 9 2	F 1		POP	AF
	E 4 9 3	C 9		K D I	
96 I	E 4 9 4			END	

LOAD. SR SYMBOL TABLE

PIOAD	- 0 0 D 4	DIOAC	-000D5	DIODD	-00D6	PIOBC - 00D7
PIUAD	-00D4	PIUAC	-00003	FIUDD	0 0 0 0	FIOBC UUD!
EXIT	-E026	ADDR	-FFE1	DATA	-FFDF	SEGBUF-FFCD
LOAD	-E400	LD20	-E415	LD3 0	-E438	LD50 -E43B
LD60	-E43F	L D 1 0 0	-E 4 5 A	RDBYT	-E461	A 2 B I N - E 4 7 A
READ	-E482	R D 1 0	-E48D			

LOAD. SR SYMBOL TABLE

APPENDIX ROM/RAM#-F

目 次

1		概				要						• • • •									 				 	• • • •		1
	1.	. 1		特				長				• • • •		• • • •							 				 			1
	1.	2		仕				様													 				 			2
2		/\	_	K	ウ	工	ア														 				 			5
	2.	1		回	路	説	明				• • • •										 				 			5
	2.	.2		バ	ス	信	뮹	線		• • • •										1	 •••			• • •	 			5
3		使		用		法			• • • •												 				 			9
	3.	1		R	Ā	M	使	用	時	0	設	定		• •			.;.	•••			 • • •		٠		 · · · ·		1	1
	3.	2		R	0	M	使	用	時	0	設	定		• • •		• • •					 	Л.			 	, • • •	1	2
	3.	. 3		S	M	_	В	_	8	0	Т	0	拉	3 3	長.	×	T	IJ	٠.		 •••		• • •		 		1	3
	部	品	構	成	表						· · · ·	٠	٠								 				 		1	4
			路		図																 				 		1	5

1. 概 要

ROM/RAMボードは、SM-B-80DやSM-B-80Tを使用したシステムにおいて、メモリを拡張する場合に用いる。

このボードはROMとして、2708タイプ、または2716タイプのEPROMを最大8個まで実装できる。2708タイプのEPROMの最大実装容量は8KBであり、基準アドレスは4KB単位に変更できる。2716タイプのEPROMの最大実装容量は16KBであり、基準アドレスは4KB単位に変更できる。

RAMとして8KBのスタティックRAMを実装しており、その基準アドレスは4KB単位に変更できる。また、このRAMは必要に応じて4KB単位に書き込みを不可能にするメモリ・プロテクト機能を持っている。

1.1 特 長

- (1) RAM 8KB実装 LH-2114-3 16個使用。
- (2) ROM 2708タイプ、intel 2716タイプ いずれも使用可能。
- (3) R O M 容量 2 7 0 8 使用時 最大 8 K B 2 7 1 6 使用時 最大 1 6 K B
- (4) RAM基準アドレスは4 KB単位に変更できる。
- (5) ROM基準アドレスは、2708使用時4KB、2716使用時8KB単位に変更できる。
- (6) RAMは4KB単位に書き込みを不可能にできる(メモリ・プロテクト機能)。

1.2 仕 様

<一般 仕様>

項目	位 様	備考
RAM	8 K B 実装 L H - 2 1 1 4 - 3 1 6 個使用 4 K B 単位に基準アドレス設定可能 4 K B 単位にメモリ・ブロテクト可能	DIPスイッチにより設定
ROM	2708または2716を最大8個まで実装できる。 ROM容量 2708使用時 最大8KB 2716使用時 最大16KB ROM基準アドレス 2708使用時 4KB単位可変 2716使用時 8KB単位可変	ボードはICソケットのみ実装している。 2716は intel compatibleのEPROM
電源	+ 5 V ± 5 %; 2Amax + Icc (EPROM) + 1 2 V ± 5 %; Idd (EPROM) - 1 2 V ± 5 %; IBB (EPROM) (-5 V ± 5 %)	+12V,-12V(-5V) はEPROM使用時必要 -12Vの代わりに-5Vを 直接印加することもできる。
動作温度	0 ℃ ~ 4 0 ℃	
ボード寸法	270×190×20 单位mm	
バス信号コネクタ	1 0 0 ピン 3.1 7 5 mm ピッチ	

(注意)(1) 2708タイプ、2716タイプのEPROMの混用はできない。

- (2) 2708タイプのEPROMの代わりに端子互換性のあるバイボーラPROM(例LH-7055)を使用できる。
- (3) 電源項目の Icc, IDD, IBB は EPROMの電源供給電流。 EPROMの使用個数 n により、この値は n 倍される。

<バス信号線>

ROM/RAMボードに入出力するバス信号線の仕様を以下に示す。

(1) 信号の論理

データ 負論理

アドレス 負論理

制 御 線 負論理

(2) 信号のレベル

データ TTLコンパティブル

(双方向バッファ8T26使用)

ア ド レス 低電力TTLコンパティブル

制 御 線 低電力TTLコンパティブル

(但し、*RENBのみ負荷1KΩによるオープン・コレクタ出力)

バス信号線の一覧表を表1に示す。

<ボード寸法図>

図1 にボード寸法図を示す。




図 1 ポード寸法図

端子番号	信号名(部品面)	端子番号	信号名(配線面)
1	+ 5 V	51	+ 5 V
2	+ 5 V	5 2	+ 5 V
3	+ 5 V	5 3	+ 5 V
4	1 5 4	5 4	1 3 V
5	+ 1 2 V	5 5	+ 1 2 V
6	1 1 2 4	5 6	1 2 V
7		5 7	
8		5 8	
9		5 9	
1 0		6 0	
1 1		6 1	
1 2		6 2	
1 3		6 3	
1 4		6 4	
1 5		6 5	*RENB (注1)
1 6	*RENB (注2)	6 6	- TO IN BIT B
1 7	(H2)	6 7	
18		6 8	
1 9		6 9	
2 0	(注3)	7 0	
2 1		7 1	
2 2	* A 0	7 2	* A 1
2 3	* A 2	7 3	* A 3
2 4	* A 4	7 4	* A 5
2 5	* A 6	7 5	* A 7
2 6	* A 8	7 6	* A 9
2 7	* A 1 0	7 7	* A 1 1
2 8	* A 1 2	7 8	* A 1 3
2 9	* A 1 4	7 9	* A 1 5
3 0		8 0	
3 1		8 1	
3 2		8 2	
3 3		8 3	
3 4		8 4	
3 5		8 5	*RFSH
3 6	* R D	8 6	*WR
3 7	*MREQ	8 7	
3 8	* M P R T	8 8	
3 9		8 9	
4 0		9 0	1_
4 1		9 1	
4 2	* D 0	9 2	* D 1
4 3	* D 2	9 3	* D 3
4 4	* D 4	9 4	* D 5
4 5	* D 6	9 5	* D 7
4 6	-1 2 V	9 6	- 1 2 V
4 7	- 5 V	9 7	- 5 V
48	GND	-98	GND
4 9	GND	9 9	GND
5 0	GND	100	GND

(注1)
**記号はLレベルで有効
(active) になる信号で、信号名の上に (bar)
記号をつけたものに同じ
(注2)
16番端子はSM-B-80T使用時のみ用いる。
(注3)
20番,70番端子はボード上で短絡している。
IEI=IEO

2. ハードウエア

2.1 回路説明

図2にROM/RAMボードのプロック図を示す。また、本マニュアルの最後に部品構成表、回路図を示す。

- (1) アドレス・バッファ $U^{38} \sim U^{40} \text{ O} 1 \times V^{7} \mathcal{S} \text{ KLS} + A^{0} \sim *A^{15} \text{ O} \text{ T} \text{ F} \text{ V} \text{ X} 入力をバッファする} ,$
- (2) アドレス・デコーダ アドレス・デコーダは、RAM,ROMに対して別々に設けられており、RAMに対する基準アドレスはDIPスイッチDP2により、ROMに対する基準アドレスはDP3により設定できる。U36はRAMに対するアドレス・デコーダであり、1KB単位にRAMを選択している。U37はROMに対するアドレス・デコーダであり、1KB単位または2KB単位にROMを選択している。
- (3) データ・バッファ U17, U18の双方向バッファによりデータを入出力する。双方向バッファのレシーバ、及 びドライバがイネーブルとなる条件を次に示す。

 $D E = * R D + (* M S 1) \cdot (* M S 2) \cdot (* M S 3) \cdot (* M S 4)$ $\overline{R E} = * W R + (* M S 1) \cdot (* M S 2) \cdot (* M S 3) \cdot (* M S 4)$

但し、MSiが"L" になる条件は、ボード上のメモリが選択され、かつ、*MREQが"L"レベルで、*RFSHが"H"レベルとなる場合である。

- (4) RAMアレー $U_9 \sim U_{16} \ , \ U_{22} \sim U_{29} \ \text{は、LH} 2\ 1\ 1\ 4\ 3\ , \ \textit{スタティックRAMTレーである。U_9}$ $\sim U_{12} \ , \ U_{22} \sim U_{25} \ \textit{及びU_{13}} \sim U_{16} \ , \ U_{26} \sim U_{29} \ \text{により各々4KBのRAMブロック (1)} \ ,$ (2)を構成している。
- (5) ROMアレー U1~U8は2708,または2716のROMアレーが構成できるようになったICソケットであり、2708,2716の使用切り換えはジャンバ線P1~P10及びDIPスイッチDP1(6)により行う。詳細は3.使用法を参照のこと。
- (6) メモリ・プロテクト回路 メモリ・プロテクトは上述の 4 K B 単位の R A M プロックに対して書き込みを不可能にするものであり書き込みが可能となる条件は以下の通りである。 3 8 番端子* M P R T が "L"レベルで、かつ、D I P スイッチ D P 1 の (7), (8)がオン

3 8 番端子 * M P R T が "L"レベルで、かつ、D I P スイッチ D P 1 の (7), (8) かオンの場合

2.2 バス信号線

表2にバス信号線の意味を示す。




表 2 バス信号線の意味

信号名	端子番号	説明	信号方向
+ 5 V	1,2,3 51,52,53	電源 + 5 V , i 2 7 1 6 または L H 7 0 5 5 を R O M として使用する場合 + 5 V だけでよい。	入力
+ 1 2 V	5,55	電源+12V,2708タイプのEPROMを使用する場合本電源を必要とする。	入力
* R E N B	65 又は 16	Receiver ENaBle この端子を "L"レベルにすることにより、CPUボードの データ・バッファのレシーバはイネーブルになる。本ボー ド上のメモリをアクセスすると本端子は "L"レベルになる。	出力 "L"レベ ルアクテ ィブ
アドレス * A0 し * A15	右参照	Address アドレス入力端子であり、本端子に印加されたアドレス信号は反転バッファ後、ボード上のアドレス・デコーダ、メモリのアドレス入力に印加される。 記号 *A0 *A1 *A2 *A3 *A1 *A5 *A6 *A7 *A8 *A9 *A10*A11*A12*A13*A14*A15 端子 22722373247425752676277728782979	入力 "L"レベル アクティブ
* R F S H	8 5	Re Fre SH ダイナミックRAMのリフレッシュ・サイクルの期間本信 号はアクティブになる。本ボードはダイナミックRAMを 使用していないが、リフレッシュ・アドレスによってボー ド上のメモリがアクセスされるのを、本信号を用いて禁止 する。	入力 *L*レジル アクティブ
*RD	3 6	Re a D C P U の読み出しサイクルの期間本信号はアクティブとなる。	入力 "L"レベル アクティブ
*WR	8 6	W Rite C P U の書き込みサイクルの期間本信号はアクティブとなる。メモリ・プロテクトにより本信号は無効になる。	入力 *L"レベル アクティブ
* M R E Q	3 7	Memory REQuest メモリに対する読み出し/書き込み、リフレッシュ・サイ クルの期間、本信号はアクティブとなる。	入力 "L"レベル アクティブ

信号名	端子番号	説明	信号方向
		Data	
データ		データの入出力端子であり、双方向バッファ 8 T 2 6 でバ	入出力
* D0		ッファ後、ボード上のメモリのデータ端子に接続している。	*L"レベル
}		双方向バッファのドライバがアクティブになるのは、	アクティブ
* D7		*MREQが"L"レベル、*RFSHが"H"レベルで、ボ	
* D ·		- ド上のメモリが選択され、かつ*RDが "L"レベルとな	
		る場合である。また、双方向バッファのレシーバがアクテ	
		ィブとなるのは、*MREQが"L"レベル、*RFSHが	
	-1 0	*H*レベルでボード上のメモリが選択され、かつ、*WR	j-
		が"L"レベルとなる場合である。	
	右参照	記号 *D0*D1*D2*D3*D4*D5*D5*D7	
		端子 42 92 43 93 44 94 45 95	
		Memory PRoTect	入力
* M P R T	3 8	本信号を "L"レベルにし、かつ、プロデクト・スイッチ	"L"レベル
		(DP1の(ア)か(8))がオンの場合、対応するRAMプロッ	アクティブ
		クに対して書き込みができない。	
		電源 - 1 2 V	入力
-1 2 V	46 , 96	2708タイプのEPROMの-5V電源は本端子に-12	
		Vを供給することにより、ボード内部で作成できる。	
		電源 - 5 V	入力
(- 5 V)	47 , 97	and the company of the first of	
		場合に使用する。	
G N D	48,49,50	接地線	

3. 使 用 法


ROM/RAMボードは、2708,2716のEPROMの切り換え、メモリの基準アドレスの設定等をボード上のDIPスイッチ、チェック端子間の配線により行っている。表3はDIPスイッチ、チェック端子の各機能の一覧表である。

表 3 動作モード切り換え一覧表

	番号	機		能
	(1)	R A M ブロック1 に対して	* M R E Q を	有効にする
	(2)	" " 2	"	//
DIP	(3)	ROM " 1	//	//
スイッチ	(4)	" " 2	//	//
D P 1	(5)	未使用		
	(6)	2708時スイッチオン、	2716時ス	イッチオフ
	(7)	RAMブロック1に対して		(注2)
	(8)	<i>" "</i> 2	" "	(")
	(1)	RAM プロック1の基準	アドレス設定	(A15)
	(2)	// //	"	(A14)
DIP	(3)	// //	//	(A ₁₃)
スイッチ	(4)	// //	//	(A 12)
D P 2	(5)	RAM プロック2の基準	アドレス設定	
	(6)	" "	"	(A14)
	(7)	" "	//	(A13)
	(8)	" "	//	(A12)
	(1)	ROM プロック1の基準で	アドレス設定	(A15)
	(2)	" "	//	(A14)
DIP	(3)	// //	//	(A13)
スイッチ	(4)	// //	//	(A12)(注1)
D P 3	(5)	ROM プロック2の基準で	アドレス設定	(A15)
	(6)	// //	//	(A14)
	(7)	" "	//	(A13)
	(8)	// //	//	(A12)(注1)
	Pı	P1 - P2 は通常結線、EP	ROMOVD	D (A10) 端子を開
	P 2	放にする場合、P1-P2を	開放にする。	
チェック	P 3	P3-P4 を結線すると-12V:	からレギュレー	タを介して−5 V を
端子	P 4	EPROMに供給できる。-5Vを	直接供給する場	合開放とする。
	P 5	P5 - P6 結線時 E P R O M G	ひ19番端子	に A10 を印加
	P 6	P7 - P6 " "	//	+12V "
1	P 7	(但しP1 - P2は結線とす)	3)	
	P 8	P8 - P9 結線時EPROMO	ひ21番端子	に十5Vを印加
	P 9	P10 - P9 " "	//	- 5 V "
	P 10			

(注1) 2716使用時(1)はオフとする。

(注2) 書き込み不可能となるには、さらに米MPRT="L"が必要



DIP ZINT

3.1 RAM使用時の設定

- (1) DIPスイッチDP1の(1),(2)をオンにする。
 - (1),(2)をオフにすると*M R E Qが無効になり、対応する R A M ブロックがアクセスできなくなる。ボード上のメモリを使用しない場合、オフにする。
- (2) 再書き込みを禁止したければ、前もってDP1の(7),(8)をオンにしておく。
 (7),(8)をオンにした後、*MPRTを"L"レベルにすると、RAMに対して以後書き込みはできなくなる(読み出しは可能)。

従って通常の使用法ではDP1の(1),(2)をオン、(7),(8)をオフにする。

(3) RAMの基準アドレスを表4に従って設定する。設定はDP2により行う。

	T				II .					
	I	RAM	プロック	1	I	RAM	ブロック	7 2		
メモリ番号			上位ハ- > 下位ハ- >			U13~U16 (上位ハーブイト) U26~U29 (下位ハーブイト)				
DP2番号 基準 アドレス	1	2	3	4	5	6	7	8		
0 0 0 0	0	0	0	0	0	0	0	0		
1 0 0 0	0	0	0	1	0	0	0	1		
2000	0	0	1	0	0	0	1	0		
3 0 0 0	0	0	1	1	0	0	1	1		
4 0 0 0	0	1	0	0	0	1	0	0		
5 0 0 0	0	1	0	1	0	1	0	1		
6 0 0 0	0	1	1	0	0	1	1	0		
7 0 0 0	0	1	1	1	0	1	1	1		
8 0 0 0	1	0	0	0	1	0	0	0		
9 0 0 0	1	0	0	1	1	0	0	1		
A 0 0 0	1	0	1	0	1	0	1	0		
B 0 0 0	1	0	1	1	1	0	1	1		
C 0 0 0	1	1	0	0	1	1	0	0		
D 0 0 0	1	1	0	1	1	1	0	. 1		
E 0 0 0	1	1	1	0	1	1	1	0		
F 0 0 0	1	1	1	1	1	1	1	1		

1:対応スイッチォン
0: " " オフ

表4 RAM基準アドレスの設定

3.2 ROM使用時の設定

- (1) DIPスイッチDP1の(3),(4)をオンにする。
 - (3), (4)をオフにすると* M R E Q が無効になり、対応する R O M プロックが アクセスできなくなる。ボード上のメモリを使用しない場合オフとする。
- (2) 2708使用時DP1の(6)をオンに、2716使用時DP1の(6)をオフにする。
- (3) ROMの基準アドレスを表5に従って設定する。設定はDP3により行う。

	R	OMブ	ロック	1	R	O M 7	・ロック	2		
メモリ番号		U1 ~	- U4			U5 ~	~ U8			
基準 BP3番	1	2	3	4	5	6	7	8		
0 0 0 0	0	0	0	0	0	0	0	0		
1 0 0 0	0	0	0	1	0	0	0	1	(#)	
2 0 0 0	0	0	1	0	0	0	1	0		
3 0 0 0	0	0	1	1	0	0	1	1	(#)	1
4 0 0 0	0	1	0	0	0	1	0	0		0
5 0 0 0	0	1	0	1	0	1	0	1	(*)	
6000	0	1	1	0	0	1	1	0		
7 0 0 0	0	1	1	1	0	1	1	1	(#)	
8 0 0 0	1	0	0	0	1	0	0	0		
9000	1	0	0	1	1	0	0	1	(**)	
A 0 0 0	1	0	1	0	1	0	1	0	0	
B 0 0 0	1	0	1	1	1	0	1	1	(#)	
C 0 0 0	1	1	0	0	1	1	0	0		
D 0 0 0	1	1	0	1	1	1	0	1	(#)	
E 0 0 0	1	1	1	0	1	1	1	0		
F 0 0 0	1	1	1	1	1	1	1	1	(#)	

1:対応スイッチオン

0: " " オフ

- (注1) 2716の場合(州印の基準アドレスは設定できない。従って2716使用時 DP3の(4),(8)スイッチは必ずオンとする。
- (注2) 2708,2716の混用はできない。

表5 ROM基準アドレスの設定

(4) 2708,2716に対応してチェック端子を表6に従って設定する。

アンク 端子	E P R O M 2 7 0 8	E P R O M 2 7 1 6	PROM 7055	備	考
P 1 - P2	1	1	0		
P 3 - P4	1 (进	0	0	(注) 直接-5 V	供給時は開放
P 5 - P6	0	1	0		
P 7 - P6	1	n	0		
P 8 - P 9	0	1	0		
P 10- P9	1	0	0		

表 6 チェック端子配線

1:結線


0:開放

(5) 2708と2716では21番端子の印加電圧の極性が異なるため2716使用時に次の変更を行う。


コンデンサ C12 ~ C15 の実装方向を逆にする。

本ポードでは出荷時のコンデンサ C12 ~ C15 の実装方向は2708用となっている。従って2716使用の場合、以下のように実装方向を逆にしなければならない。

・2708使用の場合



・ 2716使用の場合




なお、変更に際しては、ボード添付の"シャープワンボードマイクロコンピュータシリー ズご使用に当って "をよくお読み下さい。


3.3 SM-B-80Tの拡張メモリ


ROM/RAMボードをSM-B-80 Tの拡張メモリとする場合、以下の変更を行わなければならない。


*RENBを16番端子に出力する。



番号	IC ソケット	番号	I C	番号	コンデンサ
U 1	821D-24011-244- 11	U2 4	LH-2114-3	C 3	電解47uF SL25VBSN47
U 2	"	U 25	"	C 4	タンタル22uF 499D225×0035 BS1
П 3	"	U 2 6	"	1	1
U 4	"	U 27	"	C38	" "
U 5	"	U 28	"	番号	抵 抗
U 6	"	U 29	"	Ř 1	カーポン3K(光W VRD-ST2EY302)
U 7	"	U30	S N 7 4 L S 3 6 7 N	R 2	" 1KΩ " VRD-ST2EY102 J
U 8	"	U 31	S N 7 4 L S 3 2 N	R 3	" 3KΩ " VRD-ST2EY302J
番号	I C	U32	S N 7 4 L S 0 2 N	1	1 1 1 1
U 9	L H - 2 1 1 4 - 3	U 33	S N 7 4 L S 0 0 N	R10	" " " "
U1 0	//	U34	S N 7 4 L S 0 4 N	R11	" 1ΚΩ " VRD-ST2EY102J
U1 1	- "	U35	S N 7 4 L S 3 6 7 N	1	1 1 1
U12	"	U36	S N 7 4 L S 1 3 9 N	R30	" " " "
U1 3	"	U37	"	R31	金属皮膜 RN I 7.5ΩK 1W
U1 4	<i>"</i>	U38	S N 7 4 L S 0 4 N	番号	その他
U1 5	"	U39	"	U45	3端子レギュレータ MC7905CT
U16	"	U 4 0	"	DP1	8 回路 DIPタイプスイッチDSS-108
U17	M C 8 T 2 6 A P	U 4 1	S N 7 4 L S 2 6 6 N	DP2	"
U1 8	"	U 42	"	DP3	"
U19	S N 7 5 4 5 2 B P	U 43	"	P 1	チエック 端子 WP-2型A
U2 0	S N 7 4 L S 3 2 N	U44	//	≀	ł l
U2 1	"	番号	コンデンサ	P1 0	" "
U2 2	L H - 2 1 1 4 - 3	C 1	電解 47 uF SL25 VBSN47		
U23	"	C 2	"		







- ●シャープ(株)は、Z80ファミリーについてZilog社と技術提携し、日本における実施権を保有しております。
- ●シャープ(株)は、Z80ファミリーに関するZilog社の刊行物の複製をする 権利を同社から許諾されております. 読者は、本書のどの部分でもシャープ(株)に無断で複製したり、転載し たり、または引用することはできません.
- ●本書は、**Z80**ファミリーを読者が正しく理解して戴くための教育手引書、 として編集しました.
- Z80ファミリーについてのデータとか、最新情報は、下記にお問合せ下さい。

***//ャー7/**。株式会社

本 社 〒545 大阪市阿倍野区長池町22番22号 ☎ (06)621-1221 (大代表) 電子部品事業本部 〒632 奈良県天理市標本町2613番地の 1 ☎ (07436)5-1321 (大代表) 度 葉 本 部 〒545 大阪市阿倍野区長池町22番22号 東部地区営業 〒162 東京都新宿区市谷八幡町8番地 ☎ (03)260-11161 (大代表) 中部地区営業 〒460 名古屋市中区葵 1 丁目20番23号 ☎ (052)931-54 0 6.54 24 西部地区営業 〒545 大阪市阿倍野区長池町22番22号 ☎ (06)621-1221 (大代表)

マイクロコンピュータZ80 ユーザーズマニュアル[] ©

定価 3,000円

1981年9月1日 第1版第3刷発行

発 行/シャープ株式会社

発 売/株式会社エレクトロニクスダイジェスト書店部

■ 105 東京都港区芝公園3-5-8 機械振興会館ビル(B3)

電 話 (03)434-3360(直)434-8211(代)

日本大学理工学部講師 •講師 梅原秀之 (株)創英企画

●場所:機械振興会館セミナールーム(東京タワー直前) 1#館内は受付に掲示。時間:9:30~16:30 ● 定員:15名 事務局:東京都港区芝公園3-5-8 機械振興会館ビルB3F エレクトロニクスダイジェスト ☎03-434-3360

●闘鰈のコと浜

対象としており、全10コースから成 応用機器の発注、使用する技術者を マイクロコンピュータ応用機器の開 難かしい。本シリーズのセミナーは 術者の哲学を数點のシリコンチップ り、全コース通し参加、独立コース ざす技術者、マイクロコンピュータ クロコンピュータを理解することは 学と発展過程を知ることなしにマイ 参加の選択ができる、各2日間セミ 上に凝集させたものである。この哲 マイクロコンピュータは、電子技 設計, 製造, 検査, 保守等を目

Z-80の概要を解説。

が、過去の実績や参加者のアンケー **糸化されているため、参加者にとっ** いよう全コースのカリキュラムが体 スとも内容の重複をさけ、無駄のな よっにまとめたものである。各コー トをもとにより実戦的で即役に立つ たエレクトロニクスダイジェスト社 連セミナーを広い分野にわたり、深 て理解しやすいセミナーである。 へしつこれが内容で未年開催して来 入時期からマイクロコンピュータ関 日本たのマイクロコンピュータ導

のプログラムの作成手順と方法、アセ

ウイクロコンピュータを動かすため

プログラミング・コース

5

マイクロ・コンピュータの

ハードウェア設計

シアル、シミュレーション/デバック、

セミナーの特長となっている。 なうことを旨としており、これも本 た質疑応答も実地に即した内容で行 によって講義や実習が行なわれ、ま 器の開発を実地に手がけて来た講師 水年マイクロコンピュータ応用機

> ンの動作と命令語の関連。入/出力装 手順、マイクロコンピュータ8080/8085/ 電源オンからアログラム実行までの 置の接続と動作, 入出力装置と割込, 流れ、動作順序とタイミング、マイコ 一タの構成要素、基本構造と信号の 易な解説により、マイクロコンピュ 本コースは、初心者にもわかる平 マイクロコンピュータの 完全 理解コース

CU 応用システム設計・コース

度制御システムをとりあげ、システム開 用機器例として1ボードCPUによる温 手順, 方法, 演習問題, 注意事項, とシステムの動作評価までの実際の ウエア設計/デバッグ、P-ROM書込 テム設計、開発ツールによるソフト 発・設計に伴うシステム分析、シス トラアルシュート等にしいて解説。 実用に近いマイクロコンピュータ応

び周辺用LSIを応用するのに必要な ス方法, 注意事項など、Z-80CPU及 リフレッシュとそのインターフェー ジー・チエーン優先割込制御使用法 用法、周辺LSIの機能、動作、テイ 事柄をていねいに解説。 と制御プログラム、ダイナミックRAMの タ、命令、制込制御、ピン接続と使 Z-80 CPU の構造と特長, レジス

Z80と周辺用LSI

I/O機器の割込と制御方法、マイ ースと制御プログラム(I) 1/0 機器のインターフェ ●特別受護料 | コース(同一企業の場合)、(2名 ∀48,000)、(3名 ∀69,000)、(4名 ∀88,000)、(5名 ∀105,000)

Y25,000 | Y25,000 | Y25,000 | Y25,000 | Y25,000 | Y25,000 | Y25,000

10.823-248 10.830-318 11.813-148 11.827-288 12.811-12.8 4.8.9-10.8 4.823-249 5.8.7-8.8 5.821-22.8 6.811-12.8 10.8.8-9.8 10.822-238 11.812-138 11.826-278 12.810-11.8

12月25·26日 6月25·26日 12月24·25日 PART - 10

PART · 8 PART · 9

受調料 Y25,000 Y25,000 Y25,000

2 H12·13H 2 H26·27H 3 H12·13H 3 H26·27H 3 H12·13H 3 H26·27H 3 H12·13H 9 H24·25H

HART . 1 PART . 2 PART . 3 PART . 4 PART . 5 PART . 6 PART . 7

各々のI/O機器について完全解説 きるようサブルーチン化したOSを 路及びZ-80システムで実地に使用で ス用LSIによるインターフェース回 D/Aコンバータ)とZ-80インターフェー キーボード、表示器、アナログ・スイッ チ、サンブルホルダ、A/Dコンバータ、 クロコンピュータ用I/O 機器(TTY.

センサやアクチェータとマイクロコ これらの分野で使用される代表的な 学、医学、理学、機械、建築など広い て、電子機器の分野はもとより、化 マイクロコンピュータの応用とし のインターフェースと制御 各種センサ・アクチェータと

策を実例に沿って解説。 ンターフェースの際の諸問題点と対 基本と制御プログラム及び実際のイ ンピュータとのインターフェースの

ナンス説明書などドキュメント類の 設計書、取扱説明書、保守・メンテ 発者側との仕様決定方法, 開発者側 種とり上げ、発注者側の仕様書、開 書き方盤理の仕方まとめ方など。 での承認仕様書、システム設計書、 ハードウェア設計書、ソフトウェア タ応用機器、システムの実例を数機 開発された、マイクロコンピュー 開発機器の実例とドキュ メント類の作成、まとめ方

スク)の解説とZ-80CPUとのインタ カセット磁気テーブ、フロッピディ 0機器(XYブロッタ、磁気ドラム, コンピュータに接続されるあらゆる[/

DMAの基本と制御方法、マイクロ

ースと影館プログラム(II 1/0 機器のインターフェ

ーフェース回路及びZ-80システムで

順によって、なせ1/0機器がソフトウ 解説と、基本的なI/O機器群が接続さ ェアにより動作するのか明解な講義 エイス回路の構成方法と、どのような手 かだシステムに於て、それらインターフ マイクロコンピュータの命令セットの

法・道県立てなどを体得する 一夕応用機器の開発、設計の手順・方 P-ROM 書込及びシステムの動作評価 する。更に温度制御システム用プログラ ムを作成、シミュレーション/ディッグ、 作成したプログラムで動かす実習を を接続したシステムを、参加者自身が までの実習を行なって、マイクロコンピュ 参加者が理解しやすいI/O 機器群 ワーク・ショップ・コース

ける問題点、注意事項とキーポイン 進と、夫々のハードウェア設計に於 モリ(ROM、スタチックRAM、ダイナ び制御回路、(8080, 8085, Z-80)、メ 用されるTTLやICの解説、CPU 及 ミックRAM), 代表的なI/O機器イン 下にしている解説 ターフェースと制御プログラムの関 マイコンを構成するためによく利

いて完全解説

ン化したOS を夫々の I/O 機器につ 実地に使用できるよう。サブルーチ

マイコン応用システム設計に必要な書籍・マニュアル・データブック・ソフトウェアを常備・秋葉原店は「土日祭」も営業・どうぞ。

マイクロコンピュータシンコー エレクトロニクスダイジェスト

国電駅前・ラジオ会館 6F 秋葉原店 🕿 255-5784 エレタイ

 ● PART-5~10コースは応用設計コースです。個々の選択ができますからテーマによって受頭(ださい。エングトロニアス・20セミナーは年間数回、同一テーマで実施しております。日時・内容・その他の詳細は問い合せください。アイジエスト(03)434-3361 ●PART・5~10コースは応用設計コースです。個々の選択ができますからテーマによって受講ください。 ●8080/8085/Z80の正しい使い方はPART・1~5で終了します。●PART・4ワークショップコースはPART・3受講の方を受付ます。

イラスト中心 イナン イナン	Z8077 8 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	Z80 -1-2-	Z80~120 Z80~170 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	マイクロコ 実能パーン (BASICブロ
ベストセラーテキスト 樹下行三 幸 マイクロコンピュータ (I)		マイクロンと」 (設計編) A 5 #1-320M 264 2.500円	ベーンナトロンドュータ (I) (ベーツック鑑) 、ASH-180K Set 2,000円 イイコント門・杯用・杯用	東芝牛連体事業部編・実用テキスト(6名乗時度用) 18 5年・1807 定価 2,000円 完全理解のための人門テキスト 大原茂之 等 マイクロコンピュータ 80/8085 ハンドブック [1] 85年:20月

 東芝マイクロコンピュータシリー EX -80(組立場政の規则) EX -80(産産品での関盟) EX -80(モライの対別の関盟) EX -80(モライのプラム解題的) EX -80(モライのプラム解題的) EX -80(モライのプラム解題的) EX -80(EX-50(EX-50) EX -80(EX-50(EX-50) EX -80(EX-50) EX -80(EX-50) EX -80(EX-50) EX -80(EX-18) EX -80(K	4 ×	4 ×	4 ×	4 ×	4 >	4 ×	4 ×	4 ×	4 >	4 >	A -	134-
	●東芝マイクロコンピュータシリー	EX-80組立説明書	80	X-80プログラム例巡集VOL-	×		X-80BS	X-80BS	X-80B	×	クコントローク	T3444BSFyguntentaria	TV7PE-77 (03)434-

マイクロコンピュータリンチップイビットを

A0808 (1) MTZ=5464-4077 A0808 (11) 4722271677 マイクロコンピュータ 8048 M6800 -17022 -- A 東芝マイクロコンピュータ マイクロコンピュータインターフェイス マイクロコンピュータデバイス語用技能デバイス ICメモリアナリケーションマニュアル

08-SIL "4-7-2 LIS-80

マイクロコンピュータ 80/8085 ワンボード 活用技術 80/8085

Ò	Ŀ 4	1. 4	\mathbf{z}	$\tilde{\infty}$	0	2 2	≥ I .	20	2 =	4	1	
)Q(:	B 5 判 ¥ 5,000	B 5 均 ¥ 2.500	B 5 ¥II ∨ 3.000	B 5 ₩	かに	B 5 #II ¥ 3,000	B 5 #ij ¥ 2.000	B 5 #II ¥ 2.500	二)¢	B 5 判 ¥ 3.000	B 5 ₩	B 5 #1
●TTL ICを使いこなすために	2711	カニュアル	F	-5827527R	●リニアICを使いこなすために	ニュアル	7749-527 7227h	技術	● MOS ICを使いこなすために	心所用	ブック	ハンドブック
使いこ	アブリケーションマニュアルとデータブック	統丁丁丁 アブリケーションマニュアル	TTL特性と応用	インターフェイスIOピーケップマニュアル	使いこ	リニアICをデータブマニュアル	A/D·D/AコンバータTINT-SIZE	オペアンプ活用技術	一一	MOS/LSI 設計と応用	CMOS IC ハンドブック	アナログ・データレコーダハンテック
L ICを	アプリケータータータ	ILE	门特伯	一工人	7ICE	ICE.	D/A=:	アンプ	SICA	S/LSI	OSIC	グ・データ
TT	TTL	統丁	TTI	174	-(1	11-7	A/D.	ペヤ	• MO	MO	CMC	770

B 5 判 ¥ 3.000 B 5 ¥¶ ¥ 3.000

> ココンピュータースマニュアル[1] ロコンピュータ -スマニュアル(II)

ルマニュアル

B 5 抑 ¥ 4.000 B 5 #II ¥ 4.000

タードルイロ

Ξ

難でもわかる 佐々木正 監修

B5 判 200页 2.000F B 5 料 ¥ 3.000

B 5 料 ¥ 1,500 B 5 年 ¥ 1,500 佐々木正 監修

A 5 料·300页 定值 2.500円

ナラコンパュータ[I

グラム基本パターン演習編] B5判・100頁 26億2,000円

ンピュータ Z80 (I)

(1)、ルイエニマンモゲー カエア マニュアル [11] コンピュータ フェア マニュアル[1]

コンピュータ

コンピュータ

ーテキスト

A 5 #1

A 5 抑 以 1,200

IDS デイクロコンヒュータ 入門

ンテルMULTIBUS 住機説明書 B5判 マラルMULTIBUS

(03)434-3360

エレクトロニアス

B 5 判 ¥ 3,800

080 アセンブリニ語 フログラミングマニュアル 【CS-51マクロアセンブリ言語

【CS-51」SIS. II ユーザのための

PX 86 プログラミングマニュアル

DK85 3-#-7

A 5 ¥II

B 5 和 V 3.000 B 5 和 ¥ 3.000

180/8085 アセンブリ、計画 A5割

CS80/85 1"J

B 5 #1

1703764-4 MCS85 *- 375 = 37 M CS48


インテルテクニカルライブラリ(日本語版)

B5判赛文 V2.000 A4判·英文 ¥25.000 データカタログ A5判奏文 グコンポーネントデーダカタログ A5判表文 ロジックTTL データ BS制奏文 ¥ 1,500 ータブック データ (全世界)ICマスターデッタ ●活用しようデ ポシステム アナログ

A5判·美文 ¥3.000 アナログ・ディンタルコン・ハージョン・-- 42,000 A5判·英文 リニアアプリケーションズハンドファク v3.000 (03)434-3360 A/D·D/A =>//= A/D·D/A マイクロプロセッチ システム ハンドフィク エレクトロニアス デイジェスト ナショナルセミコンダクタ アナログ・テバイセズ


アイジェスト	
販売委託図書	
最新 D/A・A/D コンバータ	B5 判 ¥28.000
実践 / イズ逓減技法	A5変判 ∀3.800
10万人のプロセス制御講座	A5変判 44.700
ソフトウェアブロダクト	A5変判 ¥5.800
エレフトロニアス (0)	(03)434-3360

(対)日本電気計測器工業会編集	公舗集 公舗集	
丁紫計界ガイドブ	ブッカ	B 5 #1
単な	語線	4 3. 000
ME機器技術約	の記念	85期 ¥4,000
電子測定器と応用シ	器と応用システム総覧	B 5 #II ¥ 3.000
電子測定器の第	の選び方	B 5 判 ¥ 1.000
.(社)日本放射線機器工業会元二十分,日本放射機、現代保護、	计比例数字	B 5 相
大王以密縣院(1)	こX に 対 に に に に に に に に に に に に に	¥5,500









ELECTRONICS DIGEST COMPANY